Запоминающее устройство с самоконтролем

 

Союз Советских

Соцмалмсткческкх

Республик

O П И С A Н И Е (898510

И ЗОБВЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву— (22) Заявлено 27.05.80 (21) 2931121/18-24 (51)M. Кл. с присоединением заявки №вЂ”

6 11 С 29/00

Государстееииый комитет

СССР (23) Приоритет ао делам изобретений и открытий

Опубликовано 15.01.82. Бюллетень № 2

Дата опубликования описания 15.01.82 (5Ç ) УД К 621.327 (088.8) (72) Автор изобретения

H. М. Соколов (7I) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С САМОКОНТРОЛЕМ

Изобретение относится к запоминающим устройствам и может быть использовано в

ЦВМ для хранения информации, в частности в микропрограммных устройствах управления.

Известно запоминающее устройство, содержащее формирователь адреса, накопитель с зонами контроля и информационных сигналов, коммутаторы, включенные на выходе накопителя, дешифратор переключения коммутаторов, суммирующее устройство и блок сравнения (11, 1О

Недостатком этого устройства является отсутствие в нем контроля работоспособности формирователя адреса и контроля работоспособности накопителя по отдельным словам, выбираемым из накопителя.

Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее формирователь адреса, накопитель с зонами контроля и информационных сигналов, регистр числа, два блока контроля (21.

В этом устройстве не проверяется работа дешифрарора адреса, осуществляется недостаточная проверка работоспособности накопителя и используются сложные, многоступенчатые свертки в блоках контроля, что снижает надежность запоминающего устройства.

Цель изобретения — повышение надежности запоминающего устройства.

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее последовательно соединенные регистр адреса, дешифратор адреса и накопитель, информационные и контрольные выходы которого подключены соответственно к одним из входов первого и второго блоков контроля, выходы которых соединены со входами элемента И, выход которого является одним из выходов устройства, введена группа элементов И и последовательно соединенные дополнительные регистр адреса, дешифратор адреса и накопитель, информационные и контрольные выходы которого подключены к другим входам второго и первого блоков контроля, первые входы элементов И группы соединены с информационными выходами накопителя, вторые входы — с выходом элемента И, а выходы являются другими выходами устройства, входы дополнительного регистра

898510 ной работе устройств, входящих в состав запоминающего устройства.

Использование двух раздельных накопителей с зонами контрольных и информационных сигналов, выходы которых подключены "перекрестно" ко входам блоков контроля, а адресные входы параллельно через раздельные дешифраторы адреса и регистры адреса— ко входам запоминающего устройства, позволяет в предложенном устройстве на оборудовании контроля, используемом в известном только для контроля правильности считывания информации из накопителя, осуществлять также и проверку правильности работы дешифраторов адреса, регистров адреса. Кроме того, достоверность считываемой информации повышена примерно в два раза, так как в предложенном устройстве используется один контрольный разряд на каждую половину выбираемого слова, в то время как в известном используется один контрольный разряд на все выбираемое слово. адреса подключены к адресным входам устройства, На чертеже представлена структурная схема запоминающего устройства с самоконтролем.

Запоминающее устройство содержит накопитель 1 с зонами контрольных 2 и информационных 3 сигналов, адресные входы которого подключены через дешифратор адреса 4 и регистр адреса 5 к адресным входам 6 запоминающего устройства, связанным с внеш- 1О ним формирователем адреса (на чертеже не показан), первый 7 и второй 8 блоки контроля (в качестве которых могут быть использованы многоступенчатые свертки), элемент И

9, выход которого является выходом 10 за-. поминающего устройства, соединенным с внеш. ним устройством обработки неисправностей, Запоминающее устройство имеет выходы 11.

Устройство также содержит дополнительный накопитель 12 с зонами контрольных 13 и ин- формационных 14 сигналов, адресные входы которого подключены параллельно ко входам 6 запоминающего устройства через дополнительные дешифратор адреса 15 и регистр адреса

16, а также группу элементов И 17.

Информационные и контрольный выходы накопителя 1 подключены соответственно к одним из входов первого 7 и второго 8 блоков контроля, выходы которых соединены со входами элемента И 9, Информационные и контрольный выходы накопителя 12 подключены к другим входам блоков 8 и 7. Первые входы элементов И 17 соединены с информационными выходами накопителей 1 и 12, а выходы подключены к выходам устройства 11.

Запоминающее устройство с самоконтролем работает следующим образом.

По адресу, подаваемому на входы 6 запоминающего устройства из внешнего устройства, из эон информационных сигналов 3 и 14 накопителей 1 и 12 выбирается полное слово, которое проходит через элементы И 17 на выходы 11 запоминающего устройства при исправной работе всех устройств, входящих в состав запоминающего устройства, Одновременно с выборкой и формированием информационного слова осуществляется проверка достоверности передаваемой информации и правильности работы всех устройств, входящих в состав запоминающего устройства. Это осуществляется с помощью блоков контроля 7 и 8, 50

Блокировка выходов элементов И 17 осуществляется при неправильной информации на выходе накопителей 1 и 12 и при неправильФормула изобретения

Запоминающее устройство с самоконтролем, содержащее последовательно соединенные регистр адреса, дешифратор адреса и накопитель, информационные и контрольные выходы которого подключены соответственно к одним из входов первого и второго блоков контроля, выходы которых соединены со входами элемента И, выход которого является одним из выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит группу элементов И и последовательно соединенные дополнительные регистр адреса, дешифратор адреса и накопитель, информационные и контрольные выходы которого подключены к другим входам второго и первого блоков контроля, первые входы элементов И группы соединены с информационными выходами накопителя, вторые входы — с выходом элемента И, а выходы являются другими выходами устройства,,входы дополнительного регистра адреса подключены к адресным входам устройства.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР Р 746743, кл. G 11 С 11/00, 1978.

2. Процессор ЭВМ ЕС вЂ” 1020. Под ред.

А; М, Ларионова, М., "Статистика", 1975, с, 129 (прототип), 898510

Составитель В. Рудаков

Техред С.Мигунова Корректор М. Демчик

Редактор А. Долинич

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 11959/70 Тираж 623 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5