Запоминающее устройство с автономным контролем

 

Союз Соввтскин

Социалистических

Республик

С) Il И C А Н И Е ««894797

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (8l) Дополнительное к авт. свмд-ву— (22) Заявлено 04.04.80 (21) 2904297/18-24 с присоединением заявки РЙ— (23) Приоритет— (5})М. Кл.

G 11 С со/00

}ЬвударстваивВ квинтвт

СССР ао делам нэобретеннй н вткрытнй

Опубликовано 30.12.81. Бюллетень ¹ 48.

Дата опубликования описаний 30.12.81 (53) УДК 681.327..6(088.8) Г. А. Бородин, Н. И. Егорова и А. К. Столяров

t g ИАТЕЯТНа(72) Авторы изобретения (71) Заявитель

Московский ордена Ленина энергетический институт (54) ЗАПО ЯНАИЩЕЕ УСТРОЙСТВО

С АВТОНОМНЫМ КОНТРОЛЕМ

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам с модульной структурой и схемами обнаружения многократных ошибок.

Известны запоминающие устройства с обнаружением ошибок и контролем арифметичес-

S ких операций на основе числового контроля по модулю 3, содержащие блок памяти с модульной структурой, блоки формирования конт. рольных разрядов по модулю 3, схемы выработки ошибки и обнаруживающие;100% одно1О кратных и трехкратных ошибок, 33,3% двукратных и 0% четырехкратных, если ошибки носят ассиметричный и детерминированный характер (1).

Известны запоминающие устройства с обна- ружением ошибок на основе использования нескольких нечетных модулей и позволяющие исправлять однократные ошибки (2).

Однако для реализации обнаружения оши.бок требуется большая избыточность. ю

Наиболее близким по технической сущности и схемному решению к предлагаемому является запоминающее устройство с автономным контролем,. основанным на сочетании числового контроля по модулю 3 и по модулю 2, содержащее 4-разрядных модулей памяти, первый и второй блоки формирователей контрольных разрядов по модулю 3, схему выработки ошибки, первый и второй формирователи четности, входные и выходные числовые шины, при этом входы модулей памяти соединены со входными числовыми шинамн, соединенными также со входами первого блока формирователей контрольных разрядов по модулю

3 и входами первого формирователя четности, входы которого соединены с модулями памяти, выходы модулей памяти соединены со схемой выработки ошибки и выходными числовыми шинами, соединенными также со вторым блоком формирователей контрольных разрядов по модулю 3 и вторым формирователем четности, выходы которого соединены со схемой обнаружения ошибки, соединенной также с выходом второго блока формирователей контрольных разрядов по модулю 3 (3).

Недостатком известного устройства является невозможность обнаружения всех двукратных

894797 э0 иэ кодов считанных чисел, которые поступают

55 в блок 7 контроля. При этом одноразрядные, трехразрядные и часть двухраэрядных ошибок и четырехкратных ошибок, возникающих при отказах в модульных запоминающих устройствах, т.е. недостаточная точность контроля.

Цель изобретения — повышение точности контроля.

Указанная цель достигается тем, что в запоминающее устройство с автономным контролем, содержащее накопитель, информационные входы которого подключены ко входам первого формирователя контрольных разрядов и являются входами устройства, информационные выходы накопителя подключены ко входам второго формирователя контрольных разрядов и являются выходами устройства, одни контрольные входы накопителя подключены к выходам первого блока формирователей четности, входы которого подключены к выходам первого формирователя контрольных разрядов, блок контроля, первая группа входов которого подключена к контрольным выходам накопителя, вторая группа входов блока контроля подключена к выходам второго блока формирователей честности, входы которого подключены к выходам второго формирователя контрольных разрядов, дополнительно введены первый блок элементов И, входы которого подключены к информационным входам. накопителя, первый формирователь четности, одни входы которого подключены к выходам первого блока элементов И, и дополнительным входам первого блока формирователей четности, другие вуоды— к соответствующим информационным входам накопителя, а выходы первого формирователя четности подключены к другим контрольным накопителям, второй блок элементов И, входы которого подключены к информационным выходам накопителя, и второй формирователь четности, одни входы которого подключены к выходам второго блока элементов И, и дополнительным входам второго блока формирователей четности, другие входы — к соответствующим информационным выходам накопителя, а выходы второго формирователя четности подключены к третьей группе входов блока контроля.

На чертеже представлена блок-схема предлагаемого запоминающего устройства с автономным контролем.

Устройство содержит накопитель 1, состоящий из М 4-х разрядных модулей памяти, числовые шины 2, первый блок 3 элементов И, первый формирователь 4 контрольных разрядов, первый формирователь 5 четности, соединеннымн также с выходами, первый блок 6 формирователей четности, блок 7 контроля, информационные выходы 8, второй формирователь 9 четности, второй формирователь 10 контрольных разрядов, второй блок 11 формн10

4 рователей четности, а также второй блок 12 элементов И.

Устройство работает следующим образом.

Коды чисел, подлежащих записи в очередном цикле записи, поступают на входы накопителя 1, а также на входы первого формирователя 4 контрольных разрядов по модулю 3 и входы первого блока 3 элементов И. Блок

4 содержит М формирователей контрольных разрядов по модулю 3, каждый из которых определяет вычет своего 4-х разрядного модуля памяти. Блок 3 элементов И состоит из

М элементов И и вырабатывает признаки конь. юнкции для тех же модулей памяти. В первом блоке формирователей четности формируется два признака четности для всех М групп, получаемых s блоке 4 вычетов по модулю 3.

При этом один из формирователей вырабатывает признак четности для разрядов с весом единица, а другой — для разрядов с весом двойка. Полученные таким образом два контрольных разряда (вычет по модулю 3) записываются в два контрольных разряда. Это позволяет обнаруживать со 100% вероятностью однократные и трехкратные ошибки, 33,3% всех двухкратных и 0% четырехкратнь1х. Необнаруживаемымн остаются двухразрядные и четырехразрядные ошибки, вычет которых ра. вен 3. Чтобы выявить эти ошибки необходимо ввести третий контрольный разряд и опредеЮ лить его значение как к 3 = 2(a",,+ a> + (а,г1аз г1аэ4а4)) мод или

Е-1

К 3 = Z,(а + а4 + (а14 а па эla4)) мод2, где а1, а, а, а4 — первый, второй, третий и четвертый информационные разряды в каждой группе из 4-х разрядов каждого модуля памяти, Коньюнкцию выполняют элементы И из блока 3 (по одной схеме на каждый из

М модулей памяти), а формирование признака четности для каждых первого, третьего (второго, четвертого) разряда и коньюнкции производится в формирователе 5 четности, после чего полученное значение записывается в третий контрольный разряд.

В режиме считывания информации коды считываемых чисел поступают в выходную числовую шину, а контрольные разряды поступают на блок 7 контроля. Аналогично работе блоков 3-6 в блоках 12, 10, 9 и 11 производится выработка 3-х контрольных разрядов обнаруживаются с помощью вычета по числовому модулю 3, а четырехкратные и оставши894797

ВНИИПИ Заказ 11500j83 Тираж 648 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 еся двухкратные — с помощью дополнительно го избыточного разряда и блоков 12 и 9.

Таким образом получены значения трех контрольных разрядов, которые позв.ниют обнаруживать ошибки до 4-ой кратности включительно в М 4-х разрядных модулях памяти на интегральных запоминающих микросхемах. . Применение предлагаемого изобретения позволит значительно повысить точность контроля ,за счет обнаружения всех двухразрядных и четырехразрядных ошибок и в то же время возможен контроль арифметических операций в отливы от других методов контроля за счет использования модуля 3.

Формула изобретения

Запоминающее устройство с автономным контролем, содержащее накопитель, информационные входы которого подключены ко входам первого формирователя контрольных разрядов и являются входами устройства, информационные выходы накопителя подключены ко входам второго формирователя контрольных разрядов и являются выходами устройства, одни контрольные входы накопителя подключены к выходам первого блока формирователей четности, входы которого подключены к выходам первого формирователя. контрольных разрядов, блок контроля, первая группа входов которого подключена к контрольным выходам накопителя, вторая группа входов блока контроля подключена к выходам второго блока формирователей четности, входы которого подключены к выходам второго формиро. вателя контрольных разрядов, о т л и ч аю щ е е с я тем, что, с целью повышения точности контроля, оно содержит первый блок элементов И, входы которого подключены к

5 информационным входам накопителя, первый формирователь .четности, одни входы которого подключены к выходам первого блока элементов И, и дополнительным входам первого блока формирователей четности, другие входы—

16 к соответствующим информационным входам накопителя, а выходы первого формирователя четноСти подключены к другим контрольным входам накопителя, второй блок элементов И, входы которого подключены к информацион1S ным выходам накопителя, и второй формирователь четности, одни входы которого нодключены к выходам второго блока элементов И, и дополнительным входам второго блока формирователей четности, другие входы — к соотг ветствующим информационным выходам нако- " .пителя, а выходы второго формирователя четности подключены к третьей группе входов блока контроля.

25 Источники информации, принятые во внимание при экспертизе

1. Селлерс Ф. Методы обнаружения ошибок в работе CINM. М., "Мир", 1972.

2. Хетагуров Н. А. и Руднев Ю. П. Повыся шение надежности цифровых устройств методами избыточного кодирования. М„"Энергия", 1974. с, 271.

3. Путинцев Н. Д. Аппаратурный контроль управляющих цифровых вычислительных машин.

M., "Советское радио", 1966, с. 434 (прототип)