Устройство для контроля блоков памяти

 

Саез Соввтсиии

Сацивинстичвсиик

Рвсиубиии

О П И С А Н И Е (и)894799

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТИЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 30.04.80 (21) 2919572/18-24 с присоединением заявки М— (23) Приоритет— (6 1)м. кл.

G 11 С 29/00 (Ьвудзрствопай каиитет

СССР

10 декан язабретвикй и еткрмтий

Опубликовано 30.12 81 Бюллетень J4 48

Дата опубликования описания 30.12.8! (БЗ} УДК 681.327 (088,8}

M. В. Гордадзе

I (72) Авторы изобретения

Ю. С, Манукян, Ш. Н. Бахтадзе, И. Г, Чкония, и Ю. А. Джагаров авто атизацйи (71) Заявитель

Всесоюзный научно-исследовательский институт систем метрологии (54} УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть применено для контроля типовых элементов замены (ТЭЗ} памяти.

Известно устройство для контроля блоков памяти, представляющее собой стационарную установку, в которой применяется единственная программа контроля блоков памяти (1).

Недостатками устройства являются его слож ность и ограниченная область применения. о

Наиболее близким по технической сущности к предлагаемому является устройство для контроля блоков памяти, содержащее блок автоматического управления, блок формирования кода адреса, блок поразрядного сравнения и

15 блок индикации, причем блок автоматического управления соединен с блоком формирования кода адреса, блоком формирования тестов и .со входом управления контролируемого блока памяти. С адресным входом блока памяти ю соединен блок формирования кода адреса, Информационный вход контролируемого блока соединен с блоком формирования тестов и с блоком поразрядного сравнения, с которым соединен так же выход блока памяти. Управляющий вход блока поразрядного-сравнения соединен с блоком автоматического управления, а выход блока поразрядного сравнения соединен с блоком индикации (21.

Недостатком известного устройства является низкая достоверность контроля, так как оно позволяет только определить неисправный блок памяти, но не обеспечивает получение информации о характере неисправностей, поскольку в нем применяется единственная неизменяемая программа контроля.

Цель изобретения — повышение достоверности контроля блоков памяти, а также расширение области применения устройства эа счет обеспечения возможности контроля отдельных Т33 памяти.

Поставленная цель достигается тем, что в устройство для контроля блоков памяти, содержащее генератор синхросигналов, триггеры, счетчики, схему сравнения, элементы И, эле-. менты ИЛИ, индикаторы и элемент задержки, причем счетный вход первого триггера соединен с первым входом первого элемента И, 894799 4

5 lG

15 д

55 второй вход которого подключен к прямому выходу второго триггера, прямой выход первого триггера соединен с первым входом пер. вого счетчика, выходы которого подключены ко входам первого индикатора, первого элемента ИЛИ и второго элемента И, инверсный. выход первого триггера соединен с. первым входом третьего элемента И, второй вход которого подключен к выходу первого элемента

ИЛИ, а выход — к первому входу второго элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И и управляющим входом схемы сравнения, второй вход четвертого.элемента И подключен к выходу второго элемента И; а выход — к единичному входч второго триггера, нулевой вхо которого соединен с выходом третьего элемен та ИЛИ, первый вход которого подключен к выходу элемента задержки, вход которого соединен с выходом первого элемента И и первым входом второго счетчика, выходы которого подключены ко входам второго индикатора и одним из входов схемы сравнения, од .ни из выходов которой соединены со входами третьего индикатора, выходы первого и второго счетчиков, выход второго элемента

ИЛИ и другие входы схемь сравнения являются соответственно адресными, информационными и управляющими выходами и входами устройства, введены формирователи одиночных сигналов, третий и четвертый триггерыа четвер тый элемент ИЛИ, пятый элемент И, блоки ввода информации и переключатель, причем выход первого формирователя одиночных сигналов подключен ко второму входу второго элемента ИЛИ, единичный вход третьего триггера соединен с выходом пятого элемента И, один из входов которого подключен к первому входу, а другие входы — к выходам второго счетчика, нулевой вход третьего триггера соединен с выходом второго формирователя одиночных сигналов, со вторыми входами счетчиков и третьего элемента ИЛИ, установочным входом первого триггера и первым входом четвертого элемента ИЛИ, второй вход которого подключен к выходу третьего формирователя одиночных сигналов, а выход— к нулевому входу четвертого триггера, единичный вход которого соединен с другим выходом схемы сравнения, прямые выходы третьего и четвертого триггеров подключены ко входам соответственно четвертого и пятого индикаторов, инверсные выходы — соответственно к первому и второму входам генератора синхросигналов, выход которого соединен с

neprrrrM входом переключателя, второй вход которого соединен с шиной нулевого потенциала, а выход — co счетным входом первого триттера, выходы первого и второго блоков ввода информации подключены соответственно к третьим входам первого и второго счетчиков, На чертеже изображена функциональная схема устройства.

Устройство содержит первый 1, второй 2, и третий 3 формирователи одиночных сигналов, первый 4 и второй,5 счетчики, тржтеры б — 9 с первого по четвертый, генератор 10 синхросигналов, переключатель ll, элементы И

12-16 с первого по пятый, индикаторы 17-21 с первого по пятый, схему 22 сравнена, первый 23 и второй 24 блоки ввода информации, элементы ИЛИ 25 — 28 с первого по четвертый и элемент 29 задержки.

Выход первого формирователя 1 подключен ко второму входу элемента ИЛИ 26. Единичный вход триггера 8 соединен с выходом элемента И 16, один из входов которого под ключен. к первому входу, а другие входы— к выходам счетчика 5, Нулевой вход триттера 8 соединен с выходом формирователя 2, со вторыми входами счетчиков 4 и 5 н элемента ИЛИ 27, установочным входом триггера 6 и первым входом элемента ИЛИ 28.

Второй вход элемента ИЛИ 28 подключен к выходу формирователя 3, а выход — к нулевому входу триггера 9, единичный вход которого соединен с другим выходом схемы 22 сравнения. Прямые выходы триггеров 8 и 9 подключены ко входам соответственно индикаторов 20 и 21, а инверсные выходы —. соответственно к первому и второму входам генератора 10 синхросигналов, выход которого соединен с первым входом переключателя

11; Выходы блоков 23 и 24 ввода информации подключены соответственно к третьим вхо. дам счетчиков 4 и S.

Вход, адресные, информационные и управляющий выходы устройства подключаются соответственно к выходу и соответствующим входам контролируемого блока 30 памяти. Второй вход переключателя 11 соединен С шиной

31 нулевого потенциала, а выход — co счетным входом первого триггера 6.

Устройство работает следующим образом.

Оператор.устанавливает устройство в исход ное состояние при помощи формирователя 2, единичный сигнал с выхода которого переводит триггеры 6-9 и счетчики 4 и 5 в нуле. вое состояние. Устройство работает в автоматическом и полуавтоматическом режимах.

Для работы в автоматическом режиме оператор переключателем ll подключает выход генератора синхросигналов 10 к счетному входу триггера 6 и входу элемента И 12. Сигна. лы "1" с инверсных выходов триггеров 8 и 9 разрешают работу генератора 10.

894799

Первый синхросигнал с выхода генератора

10 переводит триггер 6 в единичное состояние. ,Сигнал "1" с прямого выхода триггера 6 записывает в счетчик 4 число, являющееся кодом адреса, причем счет адресов начинается с единицы.

Второй счетчик 5 вырабатывает вектор ко»трольного теста, который поступает на информационные выходы устройства и записывается в линейку контролируемого блока 30 памяти но адресу, сформированному счетчиком 4.

Следующий сигнал синхронизации с выхода генератора 10 переводит устройство в режим считывания информации из блока 30 памяти и разрешает работу схемы 22 сравнения.

В последней осуществляется поразрядное сравнение считанного иэ блока 30 памяти вектора информации с вектором контрольного теста, сформированного счетчиком 5. В случае несовпадения на единичный вход триттера 9 с вы- . хода схемы 22 сравнения поступает сигнал, по которому прерывается работа генератора 10

;синхросигнвлов и прекращается дальнейшая проверка блока 30 памяти. Одновременно результат сравнения цостулает на индикатор 19.

Иццикатор 21 сигнализирует об остановке ра- боты устройства. По индикатору 17 оператор определяет адрес неисправной линейки блока

30 памяти. Индикатор 18 показь»вает вектор контрольного теста, по которому производилась проверка. Оператор определяет неисправную ячейку блока 30 памяти путем сравнения вектора контрольного теста с вектором — результатом сравнения, т.е. сравнивая показания индикаторов 18 и 19.

Дпя возобновления работы устройства оператор запускает формирователь 3. Совпадение считанной из блока 30 памяти информации с контрольным тестом соответствует отсутствию неисправности. В этом случае по сигналу синхронизации устанавливается следующий адрес, по которому выполняется контроль (запись контрольного теста и считывание) следующей линейки блока 30 памяти на соответстlS вие с установленным контрольным тестом.

После проверки по всем адресам, формируемым счетчиком 4, подается команда, по которой устанавливается счетчиком 5 следующий вектор контрольного теста, и проверка возоб50 новляется, начиная с адреса первой линеики блока 30 памяти.

По окончании проверки по всем контрольным тестам и всем адресам, т.е. при заполнении счетчиков 4 и 5, сигналы "1" с выходов счетчика 5 и элемента И 12 поступают на вхо. SS дь» элемента И 16, в результате чего сигнал

"1" с прямого выхода триггера 8 включает индикатор 20 (" Конец контроля" ) и блоки6 рует генератор 10, прекращая работу устройства в автоматическом режиме.

Для работы в полуавтоматическом режиме переключателем 11 счетный вход триггера 6 и вход элемента И 12 подключаются к шине нулевого поте»шпала, С помощью устройств ввода информации 23 и 24 оператор устанавливает в счетчиках 4 и 5 соответственно код адреса и вектор контрольного теста, по которым необходимо провести контроль блока 30 памяти. При помощи формировате»»я 1 подается сигнал, разрешающий считывание из блока

30 памяти и сравнение считанной информации с контрольным кодом цри помощи схемы 22 сравнения, как и в автоматическом режиме.

Оператор имеет возможность переключить работу устройства с одного режима на другой ва любом этапе контроля. Технико- экономическим пренму»цеством предлагаемого устройства является более высокая, по сравнению с известным, достоверность контроля.

Формула изобретения

Устройство для контроля блоков памяти, содержащее генератор синхросигналов, триггеры, счетчики, схему сравнения, элементы И, элементы ИЛИ, индикаторы и элемент задержки, причем счетный вход первого триггера соединен с первым входом первого элемента И, второй вход которого подключен к прямому выходу второго триггера, прямой выход перво»о триггера соединен c первым входом первого счетчика, выходы которого подключены ко входам»»ep»»oro индикатора, первого элемента ИЛИ и второго элемента И, инверсный выход первого триггера соединен с первым входом третьего элемента И, второй вход которого подключен к выходу первого элемента

ИЛИ, а выход — к первому входу второго элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И и управляюшим входом схемы сравнения, второи вход четвертого элемента И подключен к выходу второго элемента И, а выход — к единичному входу второго триг»ера, нулевой вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого подключен к выходу элемента задержки, вход которого соединен с выходом первого элемента И и первым входом второго счетчика, выходы которого подключены ко входам второго индикатора и одним из входов схемы сравнения, одни из выходов которой соединены со входами третьего индикатора, выходы первого и второго счетчиков, выход второго элемента

ИЛИ и другие входы схемы сравнения являются соответственно адресными, информацион894799

Составитель Т. Зайцева

Редактор В. Пилипенко Техред 3.Фанта Корректор С, Щомак

Заказ 11500/83 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ш«мн и управляющим выходами и входами устройства,отличающееся тем, что, с целью повышения достоверности конт. роля, оно содержит формирователи одиночных сигналов, третий и четвертый триггеры, четвертый элемент ИЛИ, пятый элемент И, блоки ввода ннформации.и переключатель, причем выход первого формирователя одиночных сигналов подключен. ко второму входу второго элемента ИЛИ, единичный вход третьего триггера соединен с выходом пятого элемента И, олин из входов которого подключен к первому входу, а другие входы — к выходам второго счетчика, нулевой вход третьего триггера соединен с выходом второго формирователя одиночных сигналов, со вторыми входами счетчиков и третьего элемента ИЛИ, установоч. ным входом первого триггера и первым sxoдом четвертого элемента ИЛИ, второй вход которого подключен к выходу третьего формирователя одиночных сигналов, а выход— к нулевому входу четвертого триггера, единич. ный вход которого соединен с другим выхо дом схемы сравнения, прямые выходы треть. его и четвертого триттеров подключены ко входам соответственно четвертого и пятого индикаторов, инверсные выходы — соответственно к первому и второму входам генератора синхросигналов, выход которого соединен с первым входом переключателя, второй

l6 вход которого соединен с шиной нулевого потенциала, а выход — со счетным входом первого триггера, выходы первого и второго блоков ввода информации подключены соответственно к третьим входам первого и второго э счетчиков.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР N 622176, кл. G 11 С 29/00, 1977. зп 2. Авторское свидетельство СССР N 625249, кл. G 11 С 29/00, 1977 (прототип).