Запоминающее устройство с коррекцией ошибок

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«»890441 (61 ) Допол н и тел ь мое к а вт. с вид- ву (22) Заявлено 040480 (21) 2904418/18-24 с присоединением заявки йе (23) Приоритет

Опубликовано 15.1 281. Бюллетень М 46

Дата опубликования описания 151281 (5I)M. Кл.

G 11 С 29/00

Гоаударстееииый комитет ав делам изобретеиий и открытий (53) УДК 681. 327 (088.8) (72.) Авторы изобретения

Г.Н.Иванов, 3.Ю,Кирсанов, И.Ç.Гизатулл

В.Н.Хорьков и l0.В.Федосов (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ

ОШИБОК

Изобретение относится к запоминающим устройствам.

Известно устройство, содержащее основной и дополнительный накопители, в котором адреса отказавших запоминающих элементов основного накопителя

5 заранее известны и по этим же адресам в дополнительном накопителе хранятся коды номеров отказавших разрядов, что позволяет при считывании по результа о ту контроля четности осуществить коррекцию информации путем инверсии сигнала в отказавшем разряде (I ).

Недостатком этого устройства является невысокая надежность контроля и коррекции ошибок.

Наиболее близким техническим решением к изобретению является запоминающее устройство с коррекцией ошибок, содержащее магистраль информации, соединенную с регистром информации, который электрически связан с генератором ошибки четности, генератором контрольных разрядов корректирующего кода и накопителем информации, выходы которого электрически связаны с узлом обнаружения ошибки и узлом исправления ошибки, а выход узла исправления ошибки соединен с регистром информации и генератором контрольных разрядов четности (2 ).

Недостатком данного устройства является отсутствие возможности тестового контроля и локализации неисправности разрядов накопителя информации, используемых для хранения контрольных разрядов корректирующего кода, что увеличивает время поиска неисправности в накопителе информации, и нали4ие двух регистров информации и двух генераторов контрольных разрядов корректирующего кода, что снижает надежность устройства.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что запоминающее устройство с коррекцией ошибок, содержащее регистр числа, 890441 генератор контрольных сигналов корректирующего кода, генератор сигналов ошибки четности, основные накопители, блок обнаружения ошибки, блок коррекции и генератор контрольных сигналов четности, причем одни из выходов ре-, гистра числа подключены к выходам блока коррекции и генератора контрольных сигналов четности, другие входы являются информационными входами устройства, информационными выходами которого являются одни из выходов регистра числа, другие выходы которого соединены со входами генератора сигналов ошибки четности и генератора контрольных сигналов корректирующего кода и входами основных накопителей, выходы которых подключены к информационным входам блока обнаружения ошибки и блока коррекции, контрольный вход которого соединен с выходом блока обнаружения ошибки, а выходы подключены ко входам генератора контрольных сигналов четности, введены исполнительный накопитель и коммутаторы, причем первый вход первого коммутатора соединен со входом одного из основных накопителей, выход которого соединен с первым входом второго коммутатора, второй вход первого коммутатора подключен к выходу генератора контрольных сигналов корректирующего кода, а выход — ко входу дополнительного накопителя, выход которого соединен с контрольным входом блока обнаружения ошибки и вторым входом второго коммутатора, выходы которого подключены к информационным входам блока обнаружения ошибки и блока коррекции, управляющие входы первого и второго коммутаторов являются одними из управляющих входов устройства, На чертеже изображена структурная схема устройства, Устройство содержит регистр числа

1 с группами информационных разрядов

2, группой контрольных разрядов 3, входами 4 и 5. На чертеже обозначены информационные входы 6 и информационные выходы 7 устройства, выходы 8,9 и 10 регистра числа. Устройство содержит также генератор контрольных сигналов корректирующего кода 11, генератор сигналов ошибки четности

12 со входами 13 и 14 и выходом 15, генератор контрольных си.гналов четности 16 со входами 17, основные 18

2О

ЗО

4 и дополнительныи 19 накопители со входами 20 и 21, первый коммутатор

22 со входами 23.1 и 23.2 и выходом

24, второй коммутатор 25 со входами

26 и 27, блок обнаружения ошибки 28 с информационными входами 29, контрольным входом 30, выходами 31 и 32 и управляющим входом 33, блок коррекции 34 с информационными входами 35 и контрольным входом 36. На чертеже обозначены также управляющие входы

37 и 38 соответственно первого и второго коммутаторов и управляющий вход 39 регистра числа. Одни из входов 4 регистра числа 1 подключены к выходам блока коррекции 34 и генератора контрольных сигналов четности

16, другие входы 5 являются информационными входами 6 устройства. Информационными выходами 7 устройства являются одни из выходов 8 регистра числа 1, другие выходы 9 и 1О которого соединены "o входами генератора сигналов ошибки четности 12, а выходы 9 соединены с генератором рольных сигналов корректирующего кода 11 и входами 20 основных накопителей 18. Выходы основных накопителей

18 подключены к информационным входам 29 блока обнаружения ошибки 28 и информационным входам 35 блока коррекции 34. Контрольный вход 36 блока коррекции 34 соединен с выходом

31 блока обнаружения ошибки 28, а выходы подключены ко входам 17 генератора контрольных сигналов четности

16. Первый вход 23.1 первого коммутатора 22 соединен со входом 20 одного из основных накопителей 18, выход которого соединен с первым входом 26 второго коммутатора 25. Второй вход

23.2 первого коммутатора 22 подключен к выходу генератора контрольных сигналов корректирующего кода 11, а выход 24 — ко входу дополнительного накопителя 19. Выход дополнительного накопителя 19 соединен с контрольным входом 30 блока обнаружения ошибки

28 и вторым входом 27 второго комму- татора 25, выходы которого подключены к информационным входам 29 блока обнаружения ошибки 28 и блока коррекции 34. Управляющие входы 37 и 38 соответственно первого 22 и второго

25 коммутаторов являются одними из управляющих входов устройства. Информационные разряды групп 2 регистра числа 1 служат для приема и хранения байтов информации и имеют одинаковую

89044

35 размерность, например 8 разрядов, а группа контрольных разрядов 3 служит для приема и хранения контрольных разрядов четности байтов и имеет размерность, равную числу групп информационных разрядов 2, т.е. равна количеству байтов информации.

Устройство работает следующим образом.

Работу устройства рассмотрим для случая, когда размерность информационного слова 64 разряда, т.е. 8 байтов, размерность групп информационных разрядов 2, группы контрольных разрядов 3 и накопителей 18 и 19 15 восемь разрядов.

В режиме записи информация вместе с контрольными разрядами четности поступает с информационных входов 6 устройства в регистр числа 1. C выхо- 20 да регистра числа контрольные разряды и байты информации поступают в генератор сигналов ошибки четности 12, который производит контроль информации, принятой на регистр числа 1, путем суммирования по модулю два байтов информации, хранящихся в группах информационных разрядов 2 и соответствующих им контрольных разрядов группы 3, и при обнаружении ошибки выда- 30 ет на выход 15 сигнал ошибки четности, указывающий на то, что информация передана на регистр числа 1 с ошибкой.

Этот сигнал используется для перевода устройства из режима "Запись в режим нЧтение . Одновременно байты информации с выходов 9 регистра числа 1 поступают на входы 20 соответствующих основных накопителей 18 и на вход генератора контрольных сигналов 4в корректирующего кода 11, формирующий контрольные разряды корректирующего кода, которые поступают на второй вход 23.2 первого коммутатора 22.

В режиме записи на управляющий вход 45

37 первого коммутатора 22 поступает сигнал, разрешающий прохождение на его выход 24 со второго входа 23.2 контрольных разрядов корректирующего кода, которые записываются в дополнительный накопитель 19. Адрес для записи или чтения поступает на вход

21 накопителей 18 и 19. В режиме чтения адрес считываемого слова поступает на вход 21 основных накопителей 18, с выходов которых считывается информация. При этом на управляющий вход 38 второго коммутатора 25 подается соответствующий сигнал.

1 в

Контрольные разряды корректирующего кода с выхода дополнительного накопителя 19 поступают на контрольный вход

30 блока обнаружения ошибок 28, на информационные входы 29 которого поступают байты информации с выходов основных накопителей 18. Блок обнаружения ошибок 28 под воздействием сигнала на его управляющем входе 33 путем декодирования корректирующего кода определяет имеется ли и где в считанной из основных накопителей 18 одиночная или двойная ошибка, и при наличии двойной ошибки сигнал о ней с выхода 32 блока обнаружения ошибки 28 поступает на выход устройства. При обнаружении одиночной ошибки сигнал о ней с выхода 31 блока обнаружения ошибки 28 поступает на контрольный вход 36 блока коррекции 34. Одновременно по этой же связи передается позиция ошибочного разряда в информационном слове. На информационные входы 35 блока коррекции 34 поступают байты информации, считанные с основных накопителей 18. Исправление ошибки производится инвертированием сбойного разряда. Откорректированная информация с выхода блока коррекции

34 поступает на входы 4 регистра числа 1 и входы 17 генератора контрольных сигналов четности 16, который путем сложения по модулю два вырабатывает контрольные разряды четности для каждого байта считанной информации. Сформированные таким образом контрольные разряды с выхода генератора контрольных сигналов четности

16 поступают на вход 4 группы контрольных разрядов 3 регистра числа и под воздействием сигнала на его управляющем входе 39 записываются вместе с байтами информации в регистр числа 1, с выходов 8 которого поступают на информационные входы 7 устройства. Указанным образом устройство функционирует в рабочем режиме, т.е. при решении задач. Одиночная ошибка при этом всегда корректируется. При построении накопителя большого объема, измеряемого миллионами байтов, на динамических БИС ЗУ единичные отказы с течением времени накапливаются, что приводит к появлению двойных, уже неисправленных ошибок в информации, поэтому периодически производят. проверку элементов памяти накопителя для своевременного обнаружения и замены отказавших элементов. Поскольку

8904 при использовании корректирующего кода единичный отказ в накопителе обнаружить невозможно, то в диагностическом режиме коррекция отключается, и устройство работает следующим образом.

В режиме "Запись диагностическая

1" подачей соответствующего сигнала на управляющий вход 37 первого коммутатора 22 запись контрольных разрядов корректирующего кода в дополнительный накопитель 19 блокируется, и в основные накопители 18 записываt0 ются только байты информации. В режиме "Чтение диагностическое" подачей соответствующего управляющего сигнала на управляющий вход 33 блока обнаружения ошибки 28 последний отключается и на контрольный вход 36 блока коррекции 34 сигнал не поступает, т.е. коррекция ошибки не производится. В остальном работа устройства в

20 диагностических режимах записи и чтения аналогична указанному. Таким об.разом, считанная из основных накопителей 18 информация через регистр числа 1 передается на информационные

2S выходы 7 устройства, с которых поступает, например, к процессору (на черределения сбойных разрядов. Подобным методом диагностируются только основные накопители. 18, а дополнительный накопитель 19, предназначенный для

35 хранения контрольных разрядов коррек тирующего кода, не проверяется. Для того, чтобы устранить указанный недостаток, в устройство дополнительно введены первый 22 и второй 25 коммутаторы.

В режиме "Запись диагностическая

11" на управляющий вход 37 первого коммутатора 22 подается сигнал, под40 ключающий к его выходу 24 информацию

45 с его первого входа 23.1. Байт информации поступает на вход дополнительного накопителя 19 и записывается в последний. Таким образом, один из байтов информации записан в два накопителя: в один из основных накопителей 18 и в дополнительный накопитель

19. В этом случае в режиме "Чтение диагностическое" на управляющий вход 38 второго коммутатора 25 подается управляющий сигнал, подключающий к его выходу информацию с его второго входа 27. Таким образом иэ дополнительного накопителя 19 счиS5 теже не показан) для сравнения с эта- 30 лоном записываемой информации и on41 8 тывается байт информации, который затем записывается в одну из групп информационных разрядов 2 регистра числа 1. Определение позиции сбойного разряда в дополнительном накопителе 19 производится путем сравнения с эталоном записываемой информации аналогично описанному. Таким образом, введение первого 22 и второго 25 коммутатора обеспечивает диагностирование дополнительного накопителя

19 предназначенного для хранения контрольных разрядов корректирующего .кода, что повышает надежность устройст.ва.

Технико-экономическое преимущество предложенного устройства заключается в его более высокой по сравнению с известным надежности.

Формула изобретения

Запоминающее устройство с коррекцией ошибок, содержащее регистр числа, генератор контрольных сигналов корректирующего кода, генератор сигналов ошибки четности, основные накопители, блок обнаружения ошибки, блок коррекции и генератор контрольных сигналов четности, причем одни из входов регистра числа подключены к выходам блока коррекции и генератора контрольных сигналов четности, другие входы являются информационными входами устройства, информационными выходами которого являются одни из выходов регистра числа, другие выходы которого соединены со входами генератора сигналов ошибки четности и генератора контрольных сигналов корректирующего кода и входами основных накопителей, выходы которых подключены к информационным входам блока обнаружения ошибки и блока коррекции, контрольный вход которого соединен с выходом блока обнаружения ошибки, а выходы подключены ко входам с генератора контрольных сигналов четности, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит дополнитегьный накопитель и коммутаторы, причем первый вход первого коммутатора соединен со входом одного из основных накопителей, выход которого соединен с первым входом второго коммутатора, второй вход первого коммутатора подключен к выходу генератора контроль890441 10 второго коммутаторов являются одними из управляющих входов устройства.

Источники информации, принятые во внимание при экспертизе

s. 1. Авторское свидетельство СССР

М 686085, кл. G 11 С 29/00. 1979 °

2. Патент США 11 3573728, кл. 340-172.5, опублик. 1971 (прото тип). ных сигналов корректирующего кода, а выход - ко входу дополнительного накопителя, выход которого соединен с контрольным входом блока обнаружения ошибки и вторым входом второго коммутатора, выходы которого подключены к информационным входам блока обнаружения ошибки и блока коррекции, управляющие входы первого и

Составитель Т."àéöåâà

Техред 3. фанта 1(орректор ° р

Г. Оса

Редактор М.Дылын

Филиал ППП "Патент", г. Ужгород, ул. Проектная, я 4

Заказ 11014/81 Тираж 648 Подписное

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. д. 4/5