Цифровой фильтр

 

Союз Советски к

Социалистических

Республнк

© И » Н И Е >>>898592

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТИЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 04. 12. 79 (21) 2873837/18-24 (5l) М. Кл . с присоединением заявки №вЂ” (осудирстееииый комитет

Н 03 Н 17/04 (23) П риоритет— по делам изааретеиий.и открытий

Опубликовано 15.01 82. Бюллетень ¹ 2

Дата опубликования описания 15.01. 82 (5З1УДK 681.3 (088.8) (72) Авторы изобретения

A. V. Горшков, В. В. Клименко, В. А. Лес

E. П. Петров и А. В. Частиков иков, ° >, >.>

1Й, > (71) Заявитель

Кировский политехнический институт (54) ЦИФРОВОЙ фИЛЬтр!

Изобретение относится к вычислительной технике и может быть исполь-, зовано в системах цифровой обработки сигналов в радиосвязи, радиолокации, радионавигации и т.п.

Известны цифровые фильтры (ЦФ), содержащие регистры, блоки умножения, сумматоры 1 ), Сложность и быстродействие таких фильтров определяется реализацией операции умножения. В связи с этим представляют интерес цифровые фильтры, в которых операция умножения в явном виде не выполняется.

Наиболее близким по технической сущности к изобретению является цифровой фильтр, содержащий первую группу регистров сдвига на один разряд для хранения отсчетов входной последовательносит ЦФ, вторую группу регистров сдвига на один разряд для хранения отсчетов выходной последовательности, блок памяти, сумматор, выходной регистр, схему передачи кода со сдвигом на один разряд, причем вход первого регистра сдвига на один разряд первой группы регист ров сдвига на один разряд является входом ЦФ, выход i-го регистра сдвига на один разряд подключен к входу i+1-го регистра сдвига на один разряд в первой и второй группах регистров сдвига на один разряд, выходы реГистров сдвига на один разряд первой и второй групп регистров сдвига на один разряд подключены к входам блока памяти, выход блока памяти подключен к первому входу сумматора, выход сумматора подключен к входу выходного регистра, старшие разряды выходного регистра подключены к входам первого регистра сдвига на один разряд второй группы регистров сдвига на один разряд, выход выходного регистра является выходом

ЦФP).

Однако быстродействие данного устройства мало, так как время обработ- °

898592 ки пропорционально разрядности регистров сдвига на один разряд, используе.. мых для хранения отсчетов входной и выходной последовательностей. Уменьшение разрядности регистров для увеличения быстродействия недопустимо, так как приводит к увеличению шумов округления, увеличению уровня предельных циклов, искажению характеристик

ЦФ. Кроме того, в случае перестройки 10 параметров фильтра при последовательном изменении коэффициентов может потребоваться недопустимо большое время, а распараллеливание процедуры изменения коэффициентов блока памяти приводит к резкому усложнению схем обращения к блоку памяти и значительному увеличению àïïàратурных затрат. Отсутствует возможность уменьшения уровня колеба- щ ний предельного цикла, возникающих вследствие округления результатов операций, выполняемых в ЦФ.

Целью изобретения является увеличение быстродействия и повышение точ- 25 ности фильтра, 4 блока элементов ЗИ-ИЛИ и с выходом соответствующего блока памяти, вход которого подключен ко второму выходу соответствующего блока элементов

ЗИ-ИЛИ, входы которого подключены к выходам соответствующих регистров сдвига соответствующей группы, вход первого регистра сдвига второй группы подключен к выходу третьего коммутатора, вход которого является входом фильтра.

На чертеже представлена блок-схема цифрового фильтра.

Цифровой фильтр содержит коммутатор 1, две группы регистров сдвига

2.1-2.N и 3.1-3.М, два блока элементов ЗИ-ИЛИ 4 и 5, два блока памя" ти б и 7, коммутаторы 8 и 9, два сумматора 10 и 11, выходной регистр

12, узел сдвига 13, элемент НЕ 14.

Цифровой фильтр работает следующим образом.

Структура ЦФ определяется следующим алгоритмом, который получается из периодической фукнции рекурсивного ЦФ:

Поставленная цель достигается тем, что в цифровой фильтр, содержащий первую и вторую группу регистров сдвига, первый блок памяти, первый сумматор, элемент 1F, выходной регистр, узел сдвига, выход которого соединен с первым входом первого сумматора, выход которого соединен

15 со входом выходного регистра, первый и второй выходы которого соединены с соответствующими выходами фильтра и входами узла сдвига, первый выход выходного регистра через элемент HF, 40 соединен с первым входом первого регистра сдвига первой группы, а. второй выход выходного регистра соединен со вторым входом первого регистра сдвига первой группы, вход каж 45 дого последующего регистра сдвига первой и второй группы соединен с выходом предыдущего регистра сдвига соответственно первой и второй группы, введены три коммутатора, два блока элементов ЗИ-ИЛИ, второи блок

50 памяти второй сумматор, выход коI торого соединен со вторым входом первого сумматора, первый и второй входы второго сумматора подключены соответственно к выходам первого и второго коммутаторов, первый и второй входы которых соединены соответственно с первым выходом соответствующего (ф-1 = 2 (4;++I,Н (1) 1=0 где <„=22ajp(X . )+Hajj(P „.);

3=0 3=0 = Хь р(" „")+ .zь у

И-

М, угу- р=л (Э = -л, 1.рир=о (2) Х = 1+ Х ="-Х i Х к2 = Х 1- Å I(Х

1(- к- к„., к - к„ol( (ЗЭ о % 1 л — 0 1 Л л . а4

1++q <-S age г. =V Ч,2, 1=0

1=0

1 где х у- — соответственно 1 -е раз 1 1 ряды j-х входных и j --x выходных отсчетов;

- количество разрядов представления отсчетов в двоичном коде.

Одним из отрицательных последствий конечности длины разрядной сетки является возникновение колебаний предельного цикла, В цифровом фильтре можно в некоторых случаях уменьшить уровень предельных циклов или даже вообще их устранить. При фиксирован92

5 8985 ной длине разрядной сетки уровень колебаний предельного цикла различный при различных значениях коэффициентов фильтра. В частности, может оказаться, что уровень колебаний пре-, дельного цикла в полосовом фильтре1 с центральной частотой f P меньше, чем в полосовом фильтре с такой же .полосой пропускания и центральI

O Т

:,ной частотой fo= - 1 в - fp, где 10

- интервал дискретизации. Таким образом, вместо ЦФ с центральной час тотой f можно строить ЦФ с центральP ( ной частотой f производя соответствующее преобразование частоты на входе. Данное преобразование частоты производится при помощи изменения знака у каждого второго отсчета входной последовательности и осуществляется посредством коммутатора

l, который либо передает код без изменения, либо инвертирует код каждого второго отсчета входной последовательности. Регистры сдвига на два ра-,.25 зряда 2.1-2.N предназначены для хранения последовательности отсчетов из входного сигнала, взятых с интер1валом дискритизации Т. В зависимости от режима работы эта последовательность может быть преобразована коммутатором 1. Построение блоков 4 и 5, а также первого и второго блоков памяти 6 и 7 зависит от порядка фильтра и способа аппроксимации амп35 литудно-частотной характеристики (АЧХ) цифрового фильтра.

Цифровые фильтры высоких порядков обычно реализуются в виде каскадного соединения цифровых фильтров второ40 го порядка, поэтому ограничимся рассмотрением цифровых фильтров второго порядка, для которых N = 3;

И = 4. При построении полосовых или режекторных фильтров с чебышевской

4S или баттервортовской АЧХ для коэффициентов элементарного ЦФ второго по-. рядка справедливы соотношения: а = - а з = О На первый выход блоо 2 1 ка элементов ЗИ-ИЛИ 4 при этом пере-, 50 дается код (U о, U< ), где

-о —, о о -о

UP "1 X S X Х„Хд2

1 — t

О„=Х Х„,0 И„Х„,,, На второй выход подается сигнал 55

При любом способе аппроксимации

АЧХ на первый выход блока элемен4 тов 3И-ИЛИ 5 передается код (v, ч, ч ), где -î -l о

2 Чо=9g „9и- ЧУи-q Vn q, «-0 о

0 — o .1= Уи У 0" и-1 и-о

-o 1 о

V =3m и-а Yy„-„y„

На второй выход подается сиг-о нй S = уи1

Если сигнал Г, вырабатываемый блоком элементов ЗИ-ИЛИ 4, принимает значение 1, то коммутатор 8 передает код, считываемый из первого блока памяти 6, без изменения, еслу же Г=Î, то коммутатор 8 передает обрат ный кад числа, считываемого из пер :i вого блока памяти 6. Аналогично работает узел 9. При S = 1, код, считанный из второго блока памяти 7, передается без изменения, при SW, передается обратный код числа, счи" танного из второго блока памяти 7.

Числа 0L и p„, передаваемые коммутаторами 8 и 9 соответственно, суммируются при помощи второго сумматора 10. Для накопления суммы (1) служат первый сумматор II, выходной регистр 12 и узел сдвига 13 на два разряда (для учета множителя 4 1 в выражении (1). Поскольку в выражении (2) фигурируют числау, связанные с числами у, представленными в дополнительном коде, при помощи соотношения (3), при передаче результата вычислений в первый регистр сдви га 3.1 на два разряда старший разряд кода инвертируется при помощи

М элемента НЕ 14.

Быстродействие предлагаемого циф.. рового фильтра пропорционально не количеству разрядов q регистров, а пропорционально ф/2, т, е. быстродействие увеличивается вдвое. При попытке одновременной обработки двух разрядов в структуре известноH

При М=З, M=2 объем памяти 1024 двоичных слова. В предлагаемом ЦФ общий объем памяти удается снизить при М = 3, М= 2 до Q = 12. Таким образом, предлагаемое изобретение позволяет снизить общий объем памяти в 85 раз.

Если вследствие округления результатов арифметических операций уровень колебаний предельного цикла для частоты f получается меньше чем о для частоты 1, то необхидимо произвести настройку ЦФ на частоту f

898592

Формула изобретения

ВНИИПИ Заказ 119б8/74 Тираж 953 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 а входную последовательность подвергнуть частотному преобразованию при помощи узла 1.

Цифровой фильтр, содержащий первую и вторую группы регистров сдвига, первый блок памяти, первый сум- 10 матор, элемент НЕ, выходной регистр, узел сдвига, выход которого соединен с первым входом первого сумматора, выход которого соединен со входом выходного регистра, первый и второй выходы которого соединены с соответствующими выходами фильтра и входами узла сдвига, первый выход выходндго регистра через элемент

НЕ соединен с первым входом пер- gg .вого регистра сдвига первой группы, а второй выход выходного регистра соединен со вторым входом первого регистра сдвига первой группы, вход каждого последующего регистра сдвига 25 первой и второй группы соединен с вы ходом предыдущего регистра сдвига соответственно первой и второй группы, отличающийся тем, что, с целью повышения быстродействия и 30 увеличения точности, в него введены первый, второй и третий коммутаторы, первый и второй блоки элементов ЗИИЛИ, второй блок памятия второй сумматор, выход которого соединен со вторым входом первого сумматора, первый и второй входы сумматора подклю-. чены соответственно к выходам первого и второго коммутатора, первый и второй входы первого и второго коммутаторов соединены с первым выходом соответствующего блока элементов 3 И-ИЛИ.и с выходом соответствующего блока памяти, вход которого подключен ко второму выходу соответствующего блока элементов ЗИ-ИЛИ, входы которого подключены к выходам соответствующих регистров сдвига соответствующей группы, вход первого регистра сдвига второй группы подклю-: чен к выходу третьего коммутатора, вход которого является входом фильтра.

Источники информации, принятые во внимание при экспертизе

1. Голд Б., Рэйдер Ч. Цифровая обработка сигналов. Ч., "Советское радио", 1973, 2. Патент С 1А Р 3777130, кл. 235-152, За опублик. 1973 поо- тотип).