Устройство для распределения импульсов

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 903846

Союз Советских

Социалистических

Реслублик (61) Дополнительное к авт. свид-ву— (22) Заявлено 23.04.80 (21) 2916543/18-24 с присоединением заявки №вЂ” (23) Приоритет— (5I) М. Кл.3

G 06 F 1/04

Государственный комнтет (53) УДК 681.3 (088.8) Опубликовано 07.02.82. Бюллетень № 5

Дата опубликования описания 17.02.82 по делам нзобретенн» н открытий

1 ! (72) Автор изобретения

В. И. Дронов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ИМПУЛЬСОВ

Изобретение относится к вычислительной технике и телемеханике и может быть применено при построении распределителей тактовых импульсов для дискретных устройств и вычислительных машин.

Известно распределительное устройство, содержащее генератор импульсов, триггеры, импульсные делители частоты, матричный диодный дешифратор (11.

Недостатком известного устройства является сложная схема и большое количество элементов.

Наиболее близким к предлагаемому техническим решением является многоканальный распределитель импульсов, содержащий счетчик, вход. которого соединен со входом устройства, а выходы подключены к информационным входам дешифратора (2).

Данное устройство обладает простотой схемного решения и малым количеством элементов.

Однако оно не обеспечивает нормальную работу распределителя импульсов при выходе из строя элементов в счетчике, блоке или дешифраторе, что снижает надежность работы распределителя импульсов.

Цель изобретения — повышение надежности работы устройства.

Указанная цель достигается тем, что устройство для распределения импульсов, содержащее первый счетчик и первый дешифратор, причем выходы разрядов первого счетчика соединены с информационными входами первого дешифратора, содержит второй счетчик, второй дешифратор, триггер, элементы И, И-НЕ, многовходовой элемент

1О

ИЛИ, грчппу двувходовых элементов ИЛИ, элемент задержки, причеМ выходы разрядов второго счетчика соединены с информационными входами второго дешифратора, первые входы и двувходовых элементов ИЛИ группы соединены соответственно с выходами перiS вого дешифратора (и — количество выходов первого и второго дешифраторов), вторые входы двувходовых элементов ИЛИ группы с первого по (и — 1)-й соединены с выходами второго дешифратора со второго по и-й соответственно, первый выход второго дешифратора соединен со вторым входом и-го двувходового элемента ИЛИ группы, выходы первого дешифратора соединены со входами многовходового элемента ИЛИ, выход которого через элементы задержки сое903846

И зю динен с первым входом элемента И-НЕ, вход устройства соединен со входами первого и второго счетчиков и с первыми входами первого и второго элементов И, выходы которых подключены к управляющим входам первого и второго дешифраторов соответственно, прямой выход триггера соединен со вторым входом второго элемента И, инверсный выход триггера соединен со вторы входом первого элемента И, вторым входом элемента

И-НЕ и К-входом триггера, С-вход и 1-вход которого соединены со входом устройства, выход элемента И-НЕ подключен к R-входу триггера выходы двувходовых элементов ИЛИ группы являются выходами устройства.

На фиг. 1 показана структурная схема устройства, на фиг. 2 — временная диаграмма, поясняющая работу устройства для распределения импульсов.

Устройство для распределения импульсов содержит счетчики 1 и 2, выполненные на

1К-триггерах, дешифраторы 3 и 4, группу двувходовых элементов ИЛИ 5, элементы И

6 и 7, триггер 8, элемент И-НЕ 9, элемент

10 задержки, вход 11 устройства, выход 12 устройства, многовходовой элемент ИЛИ 13.

Устройство работает следующим образом.

На вход 11 по диаграмме (фиг. 2) в устройство для распределения импульсов поступают сигналы с генератора импульсов, частота которого определяется требуемым быстродействием дискретного устройства или вычислительной машины, для которых формируется на выходах 12 устройства тактовая сетка импульсов, обеспечивающая управление данным дискретным устройством или вычислительной машиной.

Эти сигналы поступают на входы счетчиков 1 и 2, которые начинают заполняться (фиг. 2) и подготавливать к работе выходы первого и второго дешифраторов 3 и 4 по диаграмме (фиг. 2 г, д, е, ж). Однако сигналы появляются на выходах только первого дешифратора 3, так как триггер 8 находится в нулевом состоянии, и сигнал, поступающий с нулевого выхода триггера 8 по диаграмме (фиг. 2з) подготавливает к работе элемент

И-НЕ 9 и первый элемент И 6, через который на стробирующий вход первого дешифратора 3 поступают сигналы со входа 11 устройства. Эти сигналы, проходя через первый дешифратор 3, формируются на входах дешифратора 3 по диаграмме (фиг. 2 и, к, л, м) и затем поступают на первые входы п элементов ИЛИ группы элементов ИЛИ 5 и входы многовходового элемента ИЛИ 13.

С выхода которого по диаграмме (фиг. 2 н) эти сигналы через элемент 10 задержки, который обеспечивает задержку выходного сигнала многовходового элемента ИЛИ 13 на 1(2 длительности импульса генератора (фиг. 2 п) и поступают через элемент И-НЕ 9

1В

1$

3$ ао

4$

$O

$$ на R-вход триггера 8, на стробирующий Ср и информационный 1-входы которого поступают сигналы со входа 11 устройства. Однако триггер 8 по заднему фронту входных сигналов, поступающих на стробирующий вход

Ср и информационный вход 1, не переключается в единичное состояние, так как в этот момент на входе R присутствует сигнал, поступающий с выхода элемента И-НЕ 9, блокирующий работу триггера 8 по стробирующему входу Ср. Следовательно, триггер 8 будет оставаться в нулевом состоянии до тех пор, пока с п выходов первого дешифратора

3 в строго очередной последовательности будут поступать сигналы, которые затем через и элементов ИЛИ 5 поступают на выходы п устройства 12 по диаграмме (фиг. 2 р, с, т, д).

В случае отсутствия сигнала на одном из п выходов первого дешифратора 3 в требуемый момент времени происходит переключение на второй канал второй счетчик 2 и второй дешифратор 4). Процесс переключения распределителя импульсов с первого канала (первый счетчик 1 и первый дешифратор 3) на второй канал (второй счетчик 2 и второй дешифратор 4) рассматривается с момента, когда счетчики 1 и 2 находятся в нулевом состоянии (фиг. 2 б, в). В этот момент времени в первом и втором дешифраторах 3 и 4 подготовлены первые выходы по диаграмме (фиг. 2 г).

Первый входной сигнал, поступающий на вход 11 устройства по диаграмме (фиг. 2 а) через первый элемент И 6 поступает на стробирующий вход первого дешифратора 3 и далее на первый выход первого дешифратора

3 (фиг. 2 и). Этот сигнал поступает на первый вход элемента ИЛИ 13, с выхода которого (фиг. 2 н) задержанный на 1/2 длительности импульса элемента 10 задержки по диаграмме (фиг. 2 п) через элемент И-НЕ 9 он поступает íà R-вход триггера 8, блокируя работу стробирующего входа Ср на момент действия первого сигнала, поступающего на вход 11 по диаграмме (фиг. 2 а) устройства.

Триггер 8 остается в нулевом состоянии.

Сигнал с первого выхода первого дешифратора 3 (фиг. 2 и) поступает также на первый вход первого элемента ИЛИ группы элементов ИЛИ 5 и далее на первый выход устройства 12 (фиг. 2 р).

По заднему фронту первого сигнала, поступающего на вход по диаграмме (фиг. 2 a) устройства 11, счетчики 1 и 2 переходят во второе положение по диаграмме (фиг. 2 б), а дешифраторы 3 и 4 подготавливают к работе вторые выходы по диаграмме (фиг. 2 д).

По второму входному сигналу, поступающему на вход 11 устройства по диаграмме (фиг. 2 а), на выходе второго элемента

ИЛИ группы элементов ИЛИ 5 формируется сигнал по ранее описанному циклу и поступает на второй выход группы выходов 12 формирователя импульсов.

903846

5 0

Формула изобретения

5

Третий и четвертые входные сигналы, поступающие на вход 11 по диаграмме (фиг. 2 а) устройства, формируют на выходах элементов ИЛИ п — 1 группы и и элементов ИЛИ сигналы, которые поступают далее на n — 1 и и выходы группы выходов 12 устройства, а счетчики 1 и 2 возвращаются в исходное, нулевое состояние.

Пятый входной сигнал, поступающий на вход 11 по диаграмме (фиг. 2 а) устройства, формирует сигнал на первом выходе первого дешифратора 3 по диаграмме (фиг. 2 и) и далее на первом выходе группы выходов 12 (фиг. 2 р) устройства по ранее описанному циклу.

Пусть шестой входной сигнал, поступающий на вход 11 по диаграмме (фиг. 2 а) устройства, отсутствует на втором выходе первого дешифратора 3 по диаграмме (фиг. 2 к).

В результате этого будет отсутствовать и сигнал, поступающий с выхода многовходового элемента ИЛИ 13 (фиг. 2 н) через элемент 10 задержки по диграмме (фиг. 2 п) и элемент И-НЕ 9, на входе R триггера 8.

Следовательно, стробирующий вход Ср триггера 8 не будет блокироваться по входу R, и по заднему фронту шестого входного сигнала, поступающего на стробирующий вход

Ср и информационный вход 1, триггер 8 по диаграмме (фиг. 2 з) переключается в единичное состояние, запрещая работу первого элемента И 6, элемента И-НЕ 9, собственно информационного входа К и подготавливая к работе второй элемент И 7, т. е. осуществилось переключение на второй канал (второй счетчик 2 и второй дешифратор 4) . Если и выходов первого дешифратора 3 соединены с первыми входами п элементов ИЛИ группы элементов ИЛИ 5 соответственно первый выход дешифратора — с первым элементом

ИЛИ группы элементов ИЛИ 5, второй выход — со вторым элементом ИЛИ группы элементов ИЛИ 5 и т. д. п-ый выход — с и-ым элементом ИЛИ группы элементов

ИЛИ 5, то выходы второго дешифратора 4 подключены ко вторым входам п элементов

ИЛИ группы элементов ИЛИ 5 так, что второй выход дешифратора соединен с первым элементом ИЛИ группы элементов ИЛИ 5, третий выход — со вторым элементом ИЛИ группы элементов ИЛИ 5 и т. д. п-ый выход с (п — 1)-ым элементом иЛИ группы элементов ИЛИ 5, а первый выход — с п-ым элементом ИЛИ группы элементов ИЛИ 5.

Это обеспечивает нормальную работу распределителя импульсов при выходе из строя первого канала.

Седьмой входной сигнал, поступающий по входу 11 по диаграмме (фиг. 2 а) формирует сигнал на третьем выходе второго дешифратора 4 по диаграмме (фиг. 2 ф), который поступает на второй элемент ИЛИ группы элементов ИЛИ 5 и далее на второй выход группы выходов 12 по диаграмме

15 го

25 зо

40 (фиг. 2с) устройства, с задержкой на один период следования входных сигналов, поступающих на вход 11 по диаграмме (фиг. 2 а), так как шестой входной сигнал не был выдан на второй выход группы выходов 12 устройства из-за неисправности первого канала. А это не отразится на работе дискретного устройства, на которое работает данное устройство для распределения импульсов. Следовательно, обеспечивается нормальная работа устройства при выходе первого канала из строя.

По заднему фронту седьмого входного сигнала, поступающего на стробирующий Ср и информационный I-входы триггера 8, триггер 8 подтверждает единичное состояние, обеспечивая работу второго дешифратора 4 на п выходов группы выходов 12 устройства.

Последующие входные сигналы, поступающие на вход 11 устройства, будут формироваться на соответствующих п выходах группы выходов 12 устройства по ранее описанному циклу.

Аналогично предложенное техническое решение может быть использовано при построении распределителя импульсов с любым количеством разрядов в счетчиках 1 и 2 и, следовательно, с любым количеством выходов в каждом дешифраторе, обеспечивая нужное количество выходов устройства.

Использование предлагаемого устройства обеспечивает по сравнению с известными устройствами следующие положительные эффекты: повышает надежность работы распределителя, так как обеспечивает нормальную работу распределителя импульсов при выходе из строя первого канала (первый счетчик и первый дешифратор), переключением на второй канал (второй счетчик и второй дешифратор), это достигается введением в распределитель импульсов второго счетчика, второго дешифратора, триггера, элементов И, И-НЕ, многовходового элемента

ИЛИ, а также элементов ИЛИ и элемента задержки, и соответствующих связей.

Устройство для распределения импульсов содержащее первый счетчик и первый дешифратор, причем выходы разрядов первого счетчика соединены с информационными входами первого дешифратора, отличающееся тем, что, с целью повышения надежности работы устройства, оно содержит второй счетчик, второй дешифратор, триггер, элементы

И, И-НЕ, многовходовой элемент ИЛИ, группу двувходовых элементов ИЛИ элемент .задержки, причем выходы разрядов второго счетчика соединены с информационными входами второго дешифратора, первые входы и двувходовых элементов ИЛИ группы соединены соответственно с выходами первого де903846

7 шифратора (и — количество выходов первого и второго дешифраторов), вторые входы двувходовых элементов ИЛИ группы с первого по (п — 1)-й соединены с выходами второго дешифратора со второго по и-й соответственно, первый выход второго дешифратора соединен со вторым входом и-го двувходового элемента ИЛИ группы, выходы первого дешифратора соединены со входами многовходового элемента ИЛИ, выход которого через элемент задержки соединен с первым входом элемента И-НЕ, вход устройства сое- to динен со входами первого и второго счетчиков и с первыми входами первого и второго элементов И, выходы которых подключены к управляющим входам первого и второго дешифраторов соответственно, прямой выход триггера соединен со вторым входом второго элемента И, инверсный выход триггера соединен со вторым входом первого элемента 1И, вторым входом элемента И-НЕ и К-входом триггера, С-вход и 1-вход которого соединены со входом устройства, выход элемента

И-НЕ подключен к R-входу триггера, выходы двувходовых элементов ИЛИ группы являются выходами устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 434400, кл. G 06 F 1/00, 1972.

2. Авторское свидетельство СССР № 387354, кл. G 06 F 1/04, 1970 (проготип) .

903846 а(г1) д(/радар)

/7(РРЛР) г(М) уллл 1/

n(rgj ф j фг) л(а )

g(fZ)

Составитель В. Курочкин

Редактор С. Патрушева Тех ред А. Во и к а с Корректор Г. Огар

Заказ 115/29 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4