Аналоговый интегратор

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советск их

Социалистических

Республик

G 06 G 7/186 Ваударетванвй квинтет

СССР ав далам кзеаретеннй в етнрытвй (53) УДК 681З35 (088.8) Опубликовано 07.01.82. Бюллетень М 1

Дата опубликования описании 07.01.82 (50) АНАЛОГОВЫЙ ИНТЕГРАТОР

Изобретение относится к электронной измерительной технике, в частности к электрон ным аналоговым интеграторам длительных процессов, и может быть использовано, например, в кулонометрии с контролируемым потенциалом.

Известны электронные аналоговые интеграторы, работа которых основана на использовании решающих усилителей с емкостной обратной связью. В этих усилителях сначала интегрируют измеряемый (входной) сигнал, а затем компенсационный сигнал или сумму входного и компенсационного сигналов (1) .

Недостатками этих интеграторов являются перерывы в интегрировании входного сигнала и недостаточно высокая точность.

Наиболее близким к предлагаемому является аналоговый интегратор, содержащий интегрирующий решающий усилитель, источник компенсирующего (эталонного) напряжения, гистерезисное нереключаюшее устройство и суммирующий хронометр (2) .

Недостатком известного интегратора является возрастание погрешности интегрирования при уменьшении величины входного напряжения. Это особенно существенно при ислольэовании интегратора в кулонометрии с контролируемым потенциалом, в котором подлежащий интегрированию сигнал экспоненциально уменьшается во времени. Недостаток обусловлен тем, что уровни проинтегрированного сигнала (напряжение на выходе усилителя), соответствующие моментам включения и выключения источника компенсирующего напряжения, постоянны и определяются только величиной гистерезиса переключающего устройства (его уровнями срабатывания и опускания). Поэтому длительность каждого отдельного цикла интегрирования, состоящего из интегрирования входного напряжения и последующего интегрирования суммы входного и компенсируннцего напряжений, зависит от величины входного напряжения, увеличиваясь при уменьшении последнего. Увеличение же длительности отдельного цикла интегрирования приводит к соответствующему увеличению погрешности вследствие конечного значения эквивалентной постоянной времени решающего

896633 усилителя (утечка в интегрирующем конденсаторе и т.п.).

Цель изобретения — повышение точности интегрирования.

Поставленная цель достигается тем, что в интегратор, содержащий интегрирующий усилитель, вход которого через переключатель соединен с источниками входного и компенсирую- . щего напряжений, и суммирующий хронометр, введены инвертор, триггер, разделительные конденсаторы и два безгистерезисных компаратора, первый вход одного из которых непосредственно, а другого через инвертор соединены с выходом интегрирующего усилителя, вторые входы безгистерезисных компараторов подключены к общему выводу источников входного и компенсирующего напряжения, а выходы через разделительные конденсаторы— ко входам триггера, выход которого соединен с управляющими входами переключателя и суммирующего хронометра.

На фиг. 1 изображен интегратор, структурная электрическая схема; на фиг. 2 — временные диаграммы, иллюстрирующие работу интегратора.

Аналоговый интегратор содержит интегрирующий усилитель 1, вход которогр через переключатель 2 соединен с источником 3 входного напряжения и источником 4 компенсирующего напряжения, включенными встречно, а выход соединен со входом ннвертора 5. В качестве инвертора 5 использован, например, операционный усилитель, цепи обратной связи которого обеспечивают коэффициент передачи, равный минус единице. Беэгистерезисные компараторы 6 и 7, выполненные, например, на операционных усилителях, подключены одними своими входами к источнику 3 входного напря жения, а другими — к выходам соответственно инвертора 5 и интегрирующего усилителя

1. Выходы компараторов 6 и 7 через разделительные конденсаторы соединены с установочными входами триггера 8, в качестве которого может быть использован, например, RSтриггер. Выход триггера 8 соединен с управляннцими входами переключателя 2 и сумми рующего хронометра 9.

На фиг. 2 изображены следующие диаграммы. а — входное (иэмеряемое) напряжение источника 3; б — выходное напряжение решающего уси лителя (проинтегрированный сигнал); в — выходное напряжение компаратора 6; г — выходное напряжение компаратора 7; д — выход триггера 8.

t, tq, t3, и тд, — моменты включения;

t tz, t, и т.д. — моменты выключения источни ка 4 компенсирующего напряжения.!

15 ,55

При работе интегратора входное напряжение (фиг. 2а) от источника 3 поступает на вход интегрирующего усилителя 1 через переключатель 2. Вследствие этого выходное напряжение усилителя 1 начинает увеличиваться (фиг.2б).

Одновременно входное напряжение поступает (для определенности выбрана отрицательная полярность входного напряжения) на соединенные вместе неинвертирующие входы компараторов 6 и 7 (использование неинвертирующих входов не имеет принципиального значения и указывается только для определенности описания работы интегратора) и поэтому на их выходах устанавливается отрицательное напряженен (фиг. 2 в, г), равное напряжению насыщения усилителей компараторов: На инвертирующем входе компаратора 6 действует напряжение, равное по абсолютной величине выходному напряжению усилителя 1, но благодаря использованию инвертора 5, имеющее обратную полярность, т.е. совпадающее по полярности с входным напряжением. В момент t> выходное напряжение усилителя 1 по абсолютной величине равно напряжению источника 3 входного напряжения, что вызывает появление импульса на выходе компаратора 6 (фиг. 2 в), Этот импульс опрокидывает триггер 8 (фиг. 2 д), который, воздействуя на управляющий вход переключателя 2, переводит его в верхнее по схеме положение. В этом случае источники 3 входного и

4 компенсирующего напряжений, включенные встречно, подключаются ко входу решающего усилителя 1. Одновременно перепадом напряжения с выхода триггера 8 включается хронометр 9, Вследствие интегрирования суммы напряжений источников 3 и 4 выходное напряжение усилителя 1 начинает уменьшаться (фиг. 2 б), а затем и меняет свою полярность. В момент t,, когда выходное напряжение усилителя 1 совпадает по величине и полярности с входным напряжением, на выходе второго компаратора 7 возникает импульс (фиг. 2 г), который. возвращает триггер 8 в исходное положение (фиг. 2 д). Вследствие этого переключатель 2 отключает источник 4 компенсирующего напряжения и останавливает суммирующий хронометр 9. На вход решающего усилителя 1 поступает напря- жение источника 3, выходное напряжение усилителя 1 начинает увеличиваться. Далее все процессы с циклическим включением (моменты t, t3 и тд.) и выключением (моменты и тд.) источника 4 компенсирующего напряжения и хронометра 9 в моменты равенства абсолютных величин входного напряжения и напряжения на выходе усилителя 1 (проинтегрированный сигнал) повторяются в течение всего времени интегрирования. Величи

896633 на интеграла оценивается по суммарной продолжительности включения источника 4 компенсирующего напряжения, измеряемой суммирующим хронометром 9.

Преимуществом предлагаемого аналогового 5 интегратора является существенно меныаая погрешность при интегрировании входных напряжений, изменяющихся в широком диапазоне величин. Это основано на том, что уровни проинтегрированного сигнала равны (по абсолютной величине) входному напряжению.

Вследствие этого длительность отдельного цикла интегрирования не увеличивается при . уменьшении величины входного напряжения и поэтому погрешность интегрирования, определяемая конечной величиной эквивалентной постоянной времени решающего усилителя, в частности утечкой в интегрирующем конденсаторе, остается практически неизменной при уменьшении входного напряжения. го

Формула изобретения

Аналоговый интегратор, содержащий интегрирующий усилитель, вход которого через переключатель соединен с источниками входного и компенсирующего напряжений, и суммирующий хронометр, о т л и ч а ю щ и йс я тем, что, с целью повышения точности интегрирования, в aего введены инвертор, триггер, разделительные конденсаторы и два безгнстерезисных компаратора, первый вход одного из которых непосредственно, а яругого через инвертор соединен с выходом нитегрирующего усилителя, вторые входы безгистерезисных компараторов подключены к общему выводу источников входного и компенсирующего напряжений, а выходы через разделительные конденсаторы — ко входам триггера, выход которого соединен с управляющими входами переключателя и суммирующего хронометра.

Источники информапии, принятые во внимание при экспевтизе

1. Махнанов В. 3. Милохии М. Т. Устройства частотного и время-импульсного преобразования. М., "Энергия", 1970, с. 107- 112, 115119.

2. Авторское свидетельство СССР К 374618, кл. С. 06 С 7/186, 1971 (прототип).

896633

Составитель С. Белан

Техред С,Мигунова Корректор Г. Решетник !

Редактор B. Дичинская

Заказ 11707/38 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раущская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

2 A9_#_d О

Я® Ю ул щ

8FPll2td ! (1