Делитель частоты следования импульсов с регулируемым коэффициентом деления

 

Оfl ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 и>924865

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свнд-ву (22)Завалено 24.10.80 (21) 2997208/18-21 . с прнсоедииениевт заявки М (23) П риоритет

Опубликовано 30.04.82. бюллетень М 1б

Дата опубликования описания 30.04.82 (51)M. Кл.

Н 03 К 23/00

9>еударатвкнкыв квиитвт

CCCP вв лелви вввбрвтвний н открытий (53) УДК .621

° 374.32 (088.8) Ъв :

Я, 1 (72) Авторы изобретения

Ф.Г. Гордон и И.Я. Вертлиб (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

С РЕГУЛИРУЕИЫИ КОЭФФИЦИЕНТОМ ДЕЛЕЦИЯ!

Изобретение относится к автоматике и передаче данных и может быть использовано, например, в различных радиотехнических устройствах для изменения частоты импульсов.

Известен делитель частоты следова- ния импульсов, содержащий формирователь импульсов, выход которого соединен через элементы И со входом счетчика и со входом узла установки целых чисел, детектор заполнения, узел затв дания, а также элементы И (1), Недостатком устройства является

его сложность, которая резко,возрастает, если необходимо обеспечить подстройку частоты в пределах единиц процентов и менее °

Наиболее близким к предлагаемому является делитель частоты следования импульсов, содержащий блок памяти, каждая группа входов которого соединена с соответствующей группой входов блока индикации информационны" ми входами соответствующих п формиро2 вателей группы импульсов, первые входы которых подключены к счетным входам соответствующих и счетчиков импульсов, а первый и второй входы " к выходам соответственно пврвого и второго элементов совпадения, первые входы которых соединены соответствен но с первой и второй входными шинами, вторые входы - с третьей входной шиной, а третьи входы - с первым входом формирователя импульсов, выход которого соединен со счетным входом первого счетчика импульсов и первым входом блока коррекции, второй вход которого соединен с выходом элемента ИЛИ,каждый иэ входов которого сое-. динен с первым выходом каждого иэ формирователей группы импульсов, второй ,выход которого соединен со счетнымвходом следующего счетчика импульсов (21.

Недостатком известного устройства является большая флуктуация фазы вы3 92486 ходных сигналов и сложность устройства.

Цель изобретения - уменьшение флуктуаций фазы выходных импульсов при одновременном упрощении устройства.

Указанная цель достигается тем, что в делителе частоты следования импульсов с регулируемым коэффициентом деления, содержащем блок памяти, каждая группа выходов которого соеди- 1о нена с,соответствующей группой входов блока индикации и информационными входами соответствуЮщих и формирователей группы импульсов, первые входы которых подключены к счетным входам соответствующих и счетчиков импульсов, а первый и второй входык выходам соответственно первого и второго элементов совпадения, первые входы которых соединены соответственно с первой и второй входными шинами, вторые входы - с третьей входной шиной, а третьи входы - с первым выходом формирователя импульсов, второй выход которого соединен со счетным входом первого счетчика импульсов и первым входом блока коррекции, второй вход которого соединен с выходом элемента ИЛИ, каждый из входов которого соединен с первым выходом каждого из формирователей группы импульсов, второй- выход которого соединен со счетным входом следующего счетчика импульсов, первый, второй и третий выходы каждого счетчика импульсов соединены соответственно с

35 вторым, третьим и четвертым входами соответствующих формирователей группы импульсов, каждый из которых содержит два инвертора, четыре элемен4О та И и элемент ИЛИ, каждый из входов которого соединен с выходом каждого элемента И, первые входы которых соединены с первым входом формирователя группы импульсов, вторые входы первого и второго элементов И непосредl5 ственно и второй вход третьего .элемента И через первый инвертор соединены с вторым входом формирователя группы импульсов, третий вход второго элемента И соединен с третьим входом формирователя группы импульсов, третий вход nepsoro элемента И непосредственно и второй вход четвертого элемента И через второй инвертор соединены с четвертым входом формирователя группы импульсов, а четвертые входы первого, второго и третьего элементов И и третий вход четвертого

5 4 элемента И соединены с информационными входами формирователя группы импульсов, при этом каждь1й формирователь группы импульсов, кроме последнего, содержат выходной элемент И, первый вход которого соединен с выходом первого инвертора, второй вход с четвертым входом формирователя, группы импульсов, а выход - с вторым выходом формирователя группы импульсов.

На фиг. 1 представлена структурная схема устройства; на фиг, 2временные диаграммы, поясняющие его работу.

Устройство содержит блок 1 памяти, включающий в себя разностные счетчики 2=1-2 и импульсов, элемент

3 ИЛИ, элементы 4 и 5 совпадения, блок 6 коррекции, счетчики 7=1-j=n импульсов, блок 8 индикации, блоки

9=1-9=n формирователей груплы импульсов, включающие в себя инверторы 10 и 11, элементы 12-15 И, элемент

16 ИЛИ, выходной элемент 17 И, формирователь 18 импульсов. Кроме того, устройство содержит первую, вторую и третью входные шины 19, 20 и 21 соответственно.

Устройство работает следующим образом.

В исходном состоянии разностные счетчики 2=1-2=n блока памяти 1 находятся в нулевом состоянии. Сигналом подстройки по шине 20 подготавливаются элементы 4 и 5. При поступлении сигнала добавления на шине 19 открывается элемент 4, через который импульсы от формирователя 18 начинают поступать на вход блока 1 памяти, увеличивая его содержимое, которое отображается в блоке 8. В блоке

1 записывается число, соответствующее требуемой величине подстройки (при поступлении сигнала вычитания на шину 20 содержимое блока 1 памяти уменьшается до требуемой величины, отображаемой на блоке 8 индикации).

Импульсы тактовой частоты поступают из формирователя 18 на вход первого счетчика 7 = 1 (фиг. 2а). На выходах этого счетчика путем деления формируются сигналы (фиг. 2б,в,г,д), поступающие на вход блока 9 = 1. На выходах элементов 12"15 И этого блока формируются соответственно один, два, четыре и восемь импульсов при поступлении на вход десятичного счет65

Формула изобретения

5 9248 чика 7 = 1 десяти импульсов (фиг. 2е, ж,з,и).

Импульсы на выходах элементов 1214 блока 9 = l (фиг. 2,е,ж,з) не совпадают по Фазе, поэтому суммирование 5 их осуществляется непосредственно в элементе 16 ИЛИ. Импульсы на выходе элемента 15 И (фиг. 2а) могут суммироваться только с одним импульсом (фиг. 2е), так как в десятичном виде не может быть числа более 9, поэтому они не совпадают с этим импульсом.

Импульсы переноса в следующий десятичный счетчик формируют я элементом 17 И (фиг. 2к) и не совпадают по фазе с импульсами данного формирования групп импульсов (фиг. 2е-и), поэтому в следующем десятичном счетчике 7 = 2 и блоке 9 = 2 формирователей групп импульсов 9 = 2 они не будут совпадать по фазе с импульсами старшего разряда и могут суммироваться в элементе 3 ИЛИ (сотни, десятки, единицы и т.д.). Количество импульсов,формируемых на выходе каждого 2S формирователя групп импульсов, оп" ределяется кодом числа, набранного в разностном счетчике 2 данного разряда, выходные сигналы которого открывают соответствующие элементы

12, 13, 14 и 15 И.

Выходной сигнал с элемента 3 ИЛИ поступает в блок 6. коррекции. При этом в зависимости от знака подстройки в последовательность импульсов, поступающих на вход блока коррекции

6 из формирователя 18 импульсов, добавляется или вычитается сформированное элементом 3 ИЛИ количество импульсов, и выходная частота изменяется на требуемое число процентов (долей процента) относительно номинального значения.

Таким образом, предлагаемое устройство изменяет частоту следования импульсов на заданную (набранную в блоке памяти и отображаемую блоком индикации) величину в процентах к номинальному значению частоты.

В отличие от известных устройств, где пакет импульсов формируется неравномерно, путем пропускания определенного числа импульсов входной частоты (несколько последовательных импульсов фиг. 2а), в предложенном устройстве формируются более равномерные структуры пакетов импульсов.

При равномерной структуре выходного сигнала уменьшается коэффициент гармоник (при необходимости формирования синусоидального сигнала - синтезирования частот), уменьшаются краевые искажения при формировании информационных последовательностей и аппаратуре передачи данных.

При использовании делителя в измерительных устройствах уменьшаются погрешности за счет уменьшения мгновенных отклонений фронтов выходного сигнала делителя.

1. Делитель частоты следования импульсов с регулируемым коэффициентом деления, содержащий блок памяти, каждая группа выходов которого соединена с соответствующей группой входов блока индикации и информационными входами соответствующих и формирователей группы импульсов, первые входы которых подключены к счетным входам соответствующих и счетчиков импульсов а первый и второй входы - к выходам соответственно первого и второго элементов совпадения, первые входы которых соединены соответственно с первой и второй входными шинами, вторые входы - с третьей входной шиной, а третьи входы - с первым выходом формирователя импульсов, второй выход которого соединен со счетным входом первого счетчика импульсов и первым входом блока коррекции, второй вход которого соединен с выходом элемента ИЛИ, каждый из входов которого соединен с первым выходом каждого из формирователей группы импульсов, второй выход которого соеди" нен со счетным входом следующего счетчика импульсов, о т л и ч а юшийся тем, что, с целью уменьшения флуктуаций фазы выходных импульсов при одновременном упрощении устройства, первый, второй и третий выходы каждого счетчика импульсов соединены соответственно с вторым, треть" им и четвертым входами соответствующих формирователей группы импульсов.

2. Делитель по и. 1, о т л и— ч а ю шийся тем, что формирователь группы импульсов содержит два инвертора, четыре элемента И и элемент

ИЛИ, каждый из входов которого соединен с выходом каждого элемента И, первые входы которых соединены с первым входом формирователя группы им7 924865 пульсов, вторые входы первого и второго элементов И непосредственно и второй вход третьего элемента И через первый инвертор соединены с вторым входом формирователя группы импульсов, третий вход второго элемента И соединен с третьим входом формирователя группы импульсов, третий вход первого элемента И непосредственно и второй вход четвертого эле- te мента И через второй инвертор соединены с четвертым входом формирователя группы импульсов, а четвертые

° входы первого, второго и третьего элементов И и третий вход четвертого is элемента И соединены с информацион нйми входами формирователя группы импульсов, при этом каждый формирователь группы импульсов, кроме последнего, содержит выходФой элемент

И, первый вход которого соединен с выходом первого инвертора, второй вход - с четвертым входом формирователя группы импульсов, а выход - с вторым выходом формирователя группы импульсов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У 453803, кл. Н 03 К 23/00, 1973.

2. Авторское свидетельство СССР по заявке Ю 2866114/18-21, кл. Н 03 23/00, 09.01.80.

924865

d) е) ж) к) перенос

Тираж 954 П од пи с ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2838/75

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель О. Кружилина

Редактор А. Маковская Техред М. Надь Корректор А. Ференц