Устройство тактовой синхронизации

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союэ Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свмд-ву (22) Заявлено 230680 (21) 2945685/18-09 (54) М. Кл з

Н 04 ) 7/08 с присоединением заявки ¹ (23) Приоритет

Государственный комитет

СССР по делам изобретений н открытий 153) УДК 621. 394.. 662 (088. 8) Опубликовано 230682. Бюллетень ¹23

Дата опубликования описания 2306.82

71 Заявитель

Р (5 4) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к технике передачи дискретных сообщений и может быть использовано для обеспечения тактовой синхронизации приемной части аппаратуры систем передачи и нформации.

Известно устройство тактовой синхронизации, содержащее последовательно соединенные преобразователь сигналов и формирователь фрон-. тов сигнала и последовательно соединенные генератор импульсов, блок управления, к другим входам которого подключены выходы блока усреднения, и делитель частоты, выход которого подключен к одному из входов фазового дискриминатора, а выходы разрядов . делителя частоты — через дешифратор к одному из входов блока защиты,причем вход и выход преобразователя сигналов являются соответственно входом и выходом устройства (1) .

Однако такое устройство не обеспечивает достаточного быстроде йствия и точности синхронизации иэ-за искажений типа преобладаний принимаемых элементов сообще ни я.

Цель изобретения — повышение точности тактовой синхронизации.

Поставленная цель достигаетс я тем, что устройство тактовой синхронизации, содержащее последовательно соединенные преобразователь сигналов и формирователь фронтов сигнала и последовательно соединенные генера. тор импульсов, блок управления, к другим входам которого подключены выходы блока усреднения, и делитель частоты, выход которого подключен к одному иэ входов фазового дискриминатора, а выходы разрядов делителя частоты — через дешифратор к одному из входов блока защиты, причем вход и выход преобразователя сигналов являются соответственно входом и выходом устройства, введены два анализатора преобладаний, элемент ИЛИ, блок задержки и реверсивный счетчик, при этом выход формирователя фронтов сигнала через блок защиты подключен к другому входу фазового.дискриминатора, выходы которого подключены к первому и второму входам блока усреднения, дополнительные выходы формирователя фронтов сигнала подключены соответственно к первым и вторым объединенным входам первого и второго анализаторов преобладаний, к третьим входам которых подключены соответст938419 венно выход и дополнительный выход дешифратора, причем выходы первого анализатора преобладаний подключены к входам блока задержки, выходы которого подключены к входам реверсивного счетчика соответственно через первый и второй элементы ИЛИ, к другим входам которых подключены соответствующие выходы второго анализатора преобладаний, выходы реверсивного счетчика подключены к другим входам о преобра зователя сигналов, à выходы блока задержки подключены к третьему и четвертому входам блока усреднения.

Причем анализатор преобладаний содержит две идентичные цепи, каждая и з которых состоит из последовательно соединенных элемента ИЛИ, триггера и элемента И, второй вход которого объединен с. первым входом элемента ИЛИ соответствующей цепи и с .вторым входом триггера другой цепи, третьи входы элементов И обоих цепей объединены и через элемент НЕ соединены с объединенными. вторыми входами элементов ИЛИ обеих цепей, причем. 5 первые и вторые входы элементов ИЛИ и выходы элементов И обеих цепей являются соответственно входами и выходами анализатора преобладаний.

На фиг.1 представлена структурная электрическая схема предлаraeмого устройства; на фиг.2 — структурная электри ;.ская схема анализатора преобладаний.

Устройство тактовой синхронизации содержит анализаторы 1 и 2 преобла — Зз даний, блок задержки 3, формирователь

4 .фронтов сигнала, элементы ИЛИ 5 и

6, преобразователь 7 сигналов, реверсивный счетчик 8, делитель 9 частоты, дешифратор 10, блок 11 за- 40 щиты, генератор 12 импульсов, блок

13 управления, блок 14 усреднения, фазовый дискриминатор 15, а в состав анализатора преобладаний входят элементы ИЛИ 16 и 17, триггеры 18 45 и 19, элементы И 20 и 21 и элемент

НЕ 22.

Устройство тактовой синхронизации работает следующим образом.

Генератор 12 формирует импульсы высокой частоты, вследствие чего на потенциальном выходе делителя 9 формируется импульсная последова— тельность (меандр) с частотой, близкой к скорости телеграфирования принимаемых элементов сообщения.

При этом на выходах дешифратора 10 формируются две тактовые последовательности, следующие с той же частотой и сдвинутые один относительно другого на полупериод их следования. Одновременно с этим на выходе преобразователя 7 формируется последовательность принимаемых из канала связи элементов сообщения, а передний и задний фронты принимае- 65 мых элементов поступают на информа— ционный вход блока 11 защиты, на выходе которого формируются либо оба фронта принимаемого элемента (в случае отсутствия преобладаний), либо один из фронтов принимаемого элемента сообщения. Фазовый дискриминатор 15 осуществляет сравнение фаз принимаемых элементовсообщения с фазой тактового меандра и в случае их несовпадения формируются корректирующие импульсы добавления или вычитания (режим однополюсного или двухполюсного корректирования фазы), которые поступают на суммирующий или вычитающий вход блока

14 усреднения, осуществляющего дополнительную защиту устройства . тактовой синхронизации от ложной подстройки частоты при случайных искажениях в канале связи принимаемых элементов сообщения.

Усредненные корректирующие .импульсы поступают на суммирующий или исключающий входы блока 13 управления, вследствие чего производится подстройка фазы и частоты следова— ния тактовых импульсов на выходах делителя 9 и дешифратора 10. Кроме того передние и задние фронты и выходов формирователя 4 поступают на входы анализаторов 1 и 2, которые производят определение наличия и знака преобладаний в принимаемых элементах сообщения. Установка триггера 18 в единичное состояние производится передним фронтом принимаемого элемента, а его сброс (перевод в нулевое состояние) производится посредством элемента ИЛИ 16 задним фронтом принимаемого элемента или тактовым импульсом, поступающим с выхода дешифратора 10. Установка триггера 19 в единичное состояние производится задним фронтом принимаемого элемента, а его сброс осуществляется посредством элемента

ИЛИ 17 передним фронтом принимаемого элемента или тактовым импульсом.

Вследствие этого при расположении во времени тактового импульса между передним и задним фронтами или между задним и передним фронтами принимаемого элемента, что может иметь место только при отсутствии преобладаний, элементы И 20 и 21 соответственно оказываются закрытыми для прохождения сигналов с выходов формирователя 4 по вторым входам нулевыми уровнями напряжения с выходов триггеров 18 и 19 соответственно . Поэтому сигналы на выходах анализатора 1 не формируются. В случае преобладания токовых посылок (длительность единичного элемента принимаемого сообщения больше длительности нулевого элемента) возможно такое расположение

938419

S0

60 — 65 тактового импульса во времени, когда за задним фронтом принимаемого элемента следует передний фронт, т .е. происходит нарушение порядка чередования сигналов на импульсныс и тактовых входах анализатора 1. В 5 этом случае на выходе элемента И 21 формируется импульс, начало которого совпадает по времени с передним фронтом элемента сообщения, а длительность определяется временем переключения элемента ИЛИ 17 и триггера 19 (их быстродействием) . Аналогичным образом в случае преобладания бестоковых посылок происходит формирование сигнала на другом выходе анализатора 1.

Кроме того, тактовый импульс с выхода дешифратора 10 проходит через элемент НЕ 22 на дополнительные входы элементов И 20 и 21, вследствие чего исключается ложное формирование сигналов на выходах анализатора 1 при совпадении тактового импульса во времени с передним или задним фронтом принимаемого элемента сообщения, т.е. повышается помехоустойчивость.

Сигналы о наличии и знаке преобладаний с выходов анализатора 1. через блок задержки 3 поступают на первые входы элементов HJIH 5 и 6 соответственно. Сигналы о наличии, и знаке преобладаний с выходов анализатора 2 поступают на вторые входы элементов ИЛИ 5 и 6 соответственно.

Импульсы с выхода элемента ИЛИ 5 (в случае бестоковых преобладаний) или элемента ИЛИ 6 (в случае токовых преобладаниИ) поступают соответственно на суммирующий или вычитающий входы реверсивного счетчика 8. Импульсы, поступающие с выходов последних разрядов добавления или вычитания изменяют порог срабатывания порогового блока, входящего в состав преобразователя 7,вследствие чего происходит изменение величины преобладаний токовых и бестоковых элементов сообщения (длительность единичного и нулевого элемента сообщения) .

В случае наличия преобладаний, когда фазовый дискриминатор 15 переходит в режим однополюсного коргэктирования, т.е. когда подстройка частоты и фазы тактовых импульсов замедляется и при величине рассогласования фазы принимаемых элементов сообщения с фазой тактовых импульсов на выходе делителя 9 большем, чем половина длительности одного неискаженного элемента сообщения (так как только в этом случае на выходах анализатора 1 имеются импульсы о наличии и знаке рассогласования, дополнительные импульсы корректирования с одного из выходов блока задерж ки 3 поступают на второй суммирующий или вычитающий вход блока усреднения

14, что уменьшает время фазирования аппаратуры и увеличивает скорость установления синхронизма.

Воэможность работы предлагаемого устройства тактовой синхронизации в условиях воздействия переменных преобладаний принимаемых элементов сообщения позволяет повысить помехоустойчивость, точность и быстродействие фазирования аппаратуры (установления синхронизма), а также значительно снизить требования к каналообразующей аппаратуре (модему) и линии связи. Кроме того, воэможность работы в условиях преобладаний позволяет снизить требования к стабильности высокочастотных генераторов передающей и приемной частей аппаратуры в сравнении с прототипом.

Повышение помехоустойчивости, точности и быстродействия фазирования в предлагаемом устройстве обусловлено и тем, что одновременно с подстройкой частоты и фазы тактовых импульсов происходит корректировка величины преобладаний принимаемых элементов сообщения.

В случае значительных преобладаний импульсы о знаке преобладаний формируются на выходах обоих анализаторов 1 и 2, что позволяет уменьшить время компенсации преобладаний принимаемых элементов сообщения, а в конечном итоге повысить помехоустойчивость, точность и быстродействия фазирования.

Формула изобретения

1. Устройство тактовой синхронизации, содержащее последовательно соединенные преобразователь сигналов и формирователь фронтов сигнала и последовательно соединенные генератор импульсов, блок управления, к другим входам которого подключены выходы блока усреднения, и делитель частоты, выход которого подключен к одному из входов фазового дискриминатора, а выходы разрядов делителя частоты — через дешифратор к одному из входов блока защиты, причем вход и выход преобразователя сигналов являются соответственно входом и выходом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия и точности синхронизации путем компенсации преобладаний принимаемых элементов сообщения, введены два анализатора преобладаний, элементы ИЛИ, блок задержк и реверсивный счетчик, при этом выход формирователя фронтов сигнала через блок защиты подключен к другому входу фазового дискриминатора, выходы которого подключены к перво938419 му и второму входам блока усреднения, дополнительные выходы формирователя фронтов сигнала подключены соответственно к первым и вторым объединенным входам первого и второго анализаторов преобладаний, к треть5 им входам которых подключены соответственно выход и дополнительный выход дешифратора, причем выходы первого анализатора преобладаний подключены к входам блока задержки, выходы кото- >0 рого подключены к входам реверсивного счетчика соответственно через первый и второй элементы ИЛИ, к другим входам которых подключены соответствующие выходы второго анализатора пре- 15 обладаний, выходы реверсивного счетчика подключены к другим входам преобразователя сигналов, а выходы блока задержки подключены к третьему и четвертому входам блока усреднения. 70

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что анализатор преобладаний содержит две идентичные цепи, каждая из которых состоит из последовательно соединенных элемента ИЛИ,.триггера и элемента И, второй вход которого объединен с первым входом элемента ИЛИ соответствующей цепи и с вторым входом триггера другой цени, третьи входы элементов И обеих цепей объединены и чврез элемент НЕ соединены с объединенными вторыми входами элементов ИЛИ обеих цепей, причем первые и вторые входы элементов ИЛИ и выходы элементов И обеих цепей являются соответственно входами и выходами анализатора преобладаний.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 599370, кл. Н 04 1 7/08, 1976 (прототип).

938419 ч иг.Р

Составитель В. Евдокимова

Редактор .Г. Ус . Техред M. Tenep КоРректоР B. Бутяга наз 4482/80 Тираж 688 .Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4