Устройство для извлечения квадратного корня

 

О П И С А Н И Е ()957209

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТИЛЬСТ8У

Союз Советских

Социалистических

Республик (6l ) Дополнительное к авт. саид-ву (22) Заявлено 10.07.80 (21) 2987227/l8-24 с присоединением заявки М (23) Приоритет

Опубликовано 07.09.82. Бюллетень R)) 33

Дата опубликования описания 09.09.82 (51) М. Кл. (; 06 F 7/552

3Ъеударетееккы0 кеюнтет

СССР аю далем кэееретекик и открытий (53) УДК68).325 (O88.8) (72) Авторы изобретения

A.H.Ôëoðåícîâ, В.И.Потапов и М.Ю.Плотнико

Омский политехнический институт,(71) Заявитель (541 УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО

КОРНЯ

Изобретение относится к вычислительi.îé технике и может быть использовано а crсцкализированных и универсальных быстродействующих цифровых вычислительных машинах.

И вестно устройство для извлечения

5 квадратного корня, содержащее входной и вью:одной регистры, блок возведения в квадра-, схему сравнения и блок подбора цифр результата 1 ). о

Однако это устройство не обеспечивает высокого быстродействия, так как вы)испэния осуществляются методом после"овательных итераций.

Наиболее близким к изобретению является устройство для извлечения квад« ратного корня, содержащее блок умножения, блок деленпя, первый блок памяти

)". регистр результата (2 j.

Недостаток такого устройства заклю- щ чается в его сложности, обусловленный необходимостью использования блока памяти большой емкости, что связано с применением ме-.ода линейной интерполя2 ции для вычисления значений функции между опорными точками.

Так для указанного устройства, имеющего длину разрядной сетки входного и выходного слова, равную (n + 1), включая знаковый разряд, требуется запои)ннаюьчее устройство емкостью

8 =() 2 5

Цель изобретения — сокращение оборудованияя.

Поставленная цель достигается тем, что устройство для извлечения квадратнсго корня, содержащее первый блок памяти. регистр результата, сумматор, блок умцожения, блок деления, содержит регистр старших разрядов аргумента, регистр младших разрядов аргумента, второй блок памяти, блок сдвига, первый и второй коммутаторы, причем выход регистра старших разрядов аргумента подкл)овец к первому входу блока сдвига и к адресным входам первого и второго блоков памяти, выходы которых подклю)ены к

9 57209 4 му- + 2 д Х путем смещения влево ходов

Х о и д Х на 2 и 1 разряд соответст венно, занося при этом значение 0 в дополнительный разряд, расположенный ° между кодами 4Х„ и 2 д Х. Блок сдвиго га 2 может быть реализован как группа я, элементов ИЛИ. Сформированная сумма ом 4X + 2 лХ поступает на вход делителя е блока 1 1 деления, на выходе которого

10 образуется первый промежуточный результат !

Рт = фд / СХцс 2ссХ) —,(1jij =),2, y, О 1 4 ", (Q 5 = а = ="= 1 первому и второму входам первого ком татора, выход которого подключен к пер

zому входу сумматора, выход регис тра миадш их разрядов аргу мента подключен к первому входу блока умножения и второ. у входу блока сдвига, выход которо подключ =» к первому входу блока дележ второй вход которого соединен с выход первого блока памяти, выход блока дел нтня иодключен к первому входу второго коммутатора, второй вход которого соеДИНЕН С ВЫХОДОМ ОЛОКа уМНОжеНИя, ВыХод второго коммутатора соединен с вторым входом сумматора, выход которого подклиочен к второму входу блока умножения и к в,,Оду регистра результата.

}2а ЧЕртвже ПОКаЗаца СтруКтуриая СХЕма устройства. Устройство содержит регистр 1 старших разрядов аргумента, блок 2 сдвига, первый и второй блоки

3 и 4 иамяти, первый коммутатор 5, сумматор 6, регистр 7 результата, блок

8 умно2ке2тия, второй коммутатор 9, регистр 10 младших разрядов аргумента, блок 11 деления.

Вы, =.ление значения функции М - "Я производится на основе следующего прибЛ,.;-сКЕШЛ; =- СООТНОШЕНИЯ. !

ГЛЯ И -:ÌB2 IIÇÎÂBÍÍÛÕ ЗНаЧЕНИй аРГУМЕНта

;.ежвшгх в интерввле 1! - < х 4 .с, Исз:;,ЛЕЦ1пссСтЬ К КОТОРОГО, КаК ПОКаЗЫВаЮт

35 рвсчеть., Оценивается выражением

Й с,.ь" сс, причем X = Xo + вХ где ХО—

,яс:".О, Образованное К старшими разряда;",н;.р.;,меп-.а; вХ - число, образован40 т - к ., падшими разрядами аргумент с —,исло разрядов для представле,тс."c B" t.., I„ BЧ ":с

:2 . .. ройство работает следуюшим обраВО с,:-" .аЧЕНИЕ B:.ГуМЕНта Х ХраНИтоя На с2с.рах 1 и 10 старших и младших рядов аргумента соответственно.

"-3 перлом такте работы устройства

:-.а ение Х " выхода регистра 1 старших

-сс..РЯДОВ аРГУМЕНта ПОСтУПавт На аДРЕС.,Л вход б"Ока 3 памяти и на первый з:,.ОсI блока 2 ".двига, на второй вход ко""эрсго поступает значение Х с выхода ,..яг.—:.,:г -а 10 младших разрядов аргумента В "2опв иер - oi О блока 3 памяти сник антея значение 7Х- и .передается на

Ц

:.ход делимогс блока 11 деления.

Блок 2 сдвига преобразует поступив,...,се, ье О значения в сумму 4ХО +

Во втором такте код ХО с выхода регистра 1 старших разрядов аргумента передается на адресный вход второго блока 4 памяти, с выхода которого сни мается значение 1/4 ХО, передаваемое через первый вход первого коммутатора 5 на вход сумматора 6, на другой вход которого поступает через первый вход второго коммутатора 9 значение Р . На выходе сумматора 6 получается второй промежуточный результат

Рг = "4 " +

Б третьем такте происходит умножение значения Р> на код Х, и образуется третий промежуточный результат

Р =Р ЬХ.

B четвертом такте выполняется сложение Р, поступившего на сумматор 6 через второй вход второго коммутатора 9, и значения УХО, переданного на друс ой вход сумматора 6 через второй вход первого коммутатора 5. На. выходе сумматора 6 формируется значение результата 1= ф + Р, запоминаемое на регистре 7 результата.

Расчеты показывают, что суммарная емкость 2 блоков памяти 3 и 4 определяется по формуле: к

Я = 2 (п ) 2

И,= Г п+ )/4) . функция f ()i, )= )$ ) представляет СОбОй наи-меньшее целое число не меньшее Х.

Для и =15, например, получаем

Д =(-)s q) g" = " б,,т 2„= 2(<5

Г 15 9

Сокрашение объема оборудования в этом случае составляет

5 95720 изобретения

Фор мула

Заказ 6600/38 Тираж 731 Подписное

1-1Н1",ИЛИ

Филиал ППП "Патент", г. Ужгород, ул. Проектна,я 4

Устройство для извлечения квадратного корня, содержащее первый блок памяти, регистр результата, сумматор, блок умно-5 жения, блок деления, о т л и ч а ю ш ее с я тем, что, с целью сокрашения оборудования, он содержит регистр старших разрядов аргумента, регистр младших разрядов аргумента, второй блок памяти, 10 блок сдвига, первый и второй коммутаторы, причем выход регистра старших разрядов аргумента подключен к первому входу блока сдвига и к адресным входам первого и второго блоков памяти, 15 выходы которых подключены и первому и второму входам первого коммутатора, вы -. ход которого подключен к первому входу сумматора, выход регистра младших раз9 6 рядов аргумента подключен к первому входу блока умножения и второму входу блока сдвига, выход которого подключен к первому входу блока деления, второй вход которого соединен с выходом первого блока памяти, выход блока деления подключен к первому входу второго коммутатора, второй вход которого соединен с выходом блока умножения, выход второго 1 коммутатора соединен с вторым входом сумматора, выход которого подключен к второму входу блока умножения и к входу регистра результата.

Источники информации, принятые во внимание при экспертизе, 1. Авторское свидетельство СССР

J4 611208, кл. G 06 Р 7/38, 1978.

2. Авторское свидетельство СССР

N. 656055, кл. 5 06 Г 7/38, 1979.