Устройство для вычисления функции х= @ + @

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Соеэ Советских

Соцмапмстмчесимю

Республик

< 1964634 (6l ) Дополнительное к авт. саид-ву (22) Заявлено 02.03.81 (23) 3251645/18-24 с присоединением заявки J% (23 ) Приоритет

Опубликовано 07.10.82. Ькмлетень,йе 37 (5t)A%. Кл.

&06 F 7/552

ВВударственый комитет

CCCP ао аалаи язобретенкЯ к открытий (53) УДК 681.3 (088.8) Дата опубликования описания 10. 10.82 (72) Автор; изобретения

В. В. Чекушкин

8A ТЕНТНОТЕХНйчйбййй

ВИвЛИЭТЕкл (ll ) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ й* тур" В

Изобретение относится к вь1числитетть ной технике и может быть исполъзовано в специализированных устройствах обработки информации, Известно устройство для вычисления фуннщн И /Ай+Ьйо, в нотором вмчнс ление функции производится эа т1 циклов с вычислением эа каждый цикл одной значашей пикары результата путем выполнении в каждом цикле трех операций с разрядны10 ми цифрами очередных разрядов Ц„- и 1 операндов A и В и содержашее блок суммирования, регистр левого сдвига на два разряда, три регистра левого сдвига на один разряд, три коммутатора, элементы

1S

ИЛИ, И и счетчик (1 ).

Недостатком такого устройства является низкое быстродействие, так как для, получения Vl разрядов результата необходимо выполнить Vl циклов вычислений. Известно также устройство для вычисления квадратного корня из суммы квадратов двух чисел, в котором вычисление

2 фуннпнн осушествлнетсн путем ренлнзепнн приближенной зависимости 1,5 о А тйн й(А + В +0,5 //A/ + /В/.

Недостатком устройства является его низкое быс тродейс твие.

Наиболее близким к изобретению по технической сушности является устройство, содержашее распределитель импульсов, коммутатор, состоящий иэ группы элементов И и ИЛИ, накапливающий сумматор, элемент И и регистры операндов сдвигаЯ.

Недостатком известного устройства яв. ляется низкое быстродействие, так как вычисление осуществляется эа девять тактов путем последовательного вычисления разности (А) - (В) сдвига разности на один разряд вправо с последующей перезаписью значения 0,5 //А/ -/В// в накапливаюший сумматор и суммированием его с кодами операндов А и В, а также низкая точность вычислений, обусловленная реализацией приближенного алгоритма, максимальная погрешность вычислений составляет 5,72%.

Целью изобретения является повышение быстр-действия в устройстве за счет сокращения числа тактов вычислений и повышение точности вычислений.

Поставленная цель достигается тем, что в устройство для вычисления функции ,)(=+A% 9, содержащее первый и второй . регистры, первый коммутатор и первый сумматор, причем выходы первого и вто« рого регистров соединены соответственно с.первым и вторым информационными входами первого коммутатора, выход которого соединен с первым информационным входом первого сумматора, выход которого соединен с выходом устройства, первый!5 и второй входы которого соединены информационными входами соответстBeHHo первого и второго регистров, введены второй коммутатор, схема сравнения и второй сумматор, причем выход первого регистра 20 соединен с первым информационным входом второго коммутатора и с первым ин- формационным входом схемы сравнения, выход второго регистра соединен с вторым

H информационными BxogBMH BTopopo ком- р мутатора и схемы сравнения, выход схемы сравнения соединен с управляющими входами,первого и второго коммутаторов, первый, второй, третий и четвертый информа. ционные входы второго сумматора соединены с выходом второго коммутатора, второй информационный вход первого сумматора соединен с выходом второго сумматора.

Устройство реализует приближенный алгоритм в соответствии с выражением . 1,044A +S = (А + 0,4143 В) при АЪВ;

1,04-утАстВи - (B т 0,4143 А) при В) A.

HB чертеже представлена функциональная схема устройства.

Устройство содержит регистры 1 и 2, 40 первый и второй коммутаторы 3 и 4., схе- му 5 сравнения, первый и второй сумма« торы 6 и 7.

Выход регистра 1 соединен с первым входом коммутаторов 3 и 4 и схемы 5 сравнения. Выход регистра 2 соединен с вторым входом коммутаторов 3 и 4 и схемы 5 сравнения. Выход схемы 5 сравнения соединен с третьям входом коммутатора 3, соединен с первым входом сум- 50 матора 6, второй вход которого соединен с выходом сумматора 7, входы которого соединены с выходом коммутатора 4.

Устройство работает следующим образом.

В регистры 1 и 2 засылаются коды операндов А и В. С выходов регистров 1 и 2 коды операндов A и В подаются на соответствующие коды коммутаторов 3 и 4 и схемы 5 сравнения. В зависимости от знака равности А -B осуществляется подключение на входы сумматора 7 или операнда А, или операнда В. При А>В на входы сумматора 7 подается код операнда В; а на выходе сумматора 7 формируется значение кода 0,4143В. Значение кода 0,4143В получается путем одновременного суммирования значений

-3 -5 »7

2 В и 2 В 2 В и 2 В с последующим формированием окончательного результата 0,4143В=В(2 +2 +2 +2 ).

Сдвиг операнда В вправо на требуемое число разрядов (два, три, пять и семь) осуществляется соответствующим подключением выхода коммутатора 4 на входы сумматора 7. Значение 0,4143В подается на второй вход выходного сумматора 6.

На первый вход сумматора 6 в этом случае -подается значение операнда А. Таким образом, на выходе сумматора 6 получаем значение (A + 0,4143В). Получаемое на сумматоре 6 число равняется знач:=нию искомой функции, помноженному на коэ фициент 1,04.. Коэффициент можно рас сматривать как масштабный и учитывать

;в дальнейших вычислениях.

Эффективность изобретения заключается в повышении быстродействия за счет вычисления функции за один такт на проходе. Это позволяет применить устройство в быстродействующих и вычислительных устройствах. Так, например, при использовании в изрестном устройстве тактирующих импульсов 10 мГц время вычисления фуиипии Х = A+Bи ссставит 0,9 мис.

В предложенном устройстве время вычислений вы функции составляет 7.цццц =

= Г

СХХРОЬН.+ СУ А, + КО А ii+ +CwaVWa i где „- время вычисления функции;

„- время выполнения операции сравнения; Гсу „„„ - время выполнения операции;

- «суммирования в первом и втором сумматорах; Комм время задержки спп ком мутаторе.

При применении в сумматорах стан« дартных микросхем четырехразрядных полных сумматоров 155 HN3 для восьмиразрядных операндов время вычисления

С 1ф= 0,3 мкс.

Таким образом, быстродействие предложенного устройства повышается в 3 раза.

Повьпцена точность вычислений за счет осуществления предварительного срав5 9646 нения кодов операндов А и f3 в схеме сравнения с последующим весовым суммированием операндов на выходном сумма« торе в зависимости от знака разности операндов А и В. Максимальная погреш- 5 ность вычислений уменьшиться с 5,72% до 4 .

Формула изобретения

f0 устлонство ппв вычнсленвн фуннвнн

Х 1/А +>, содержашее первый и второй регистры, первый коммутатор и первый сумматор, причем входы первого и второго регистров соединены соответственно с >S первым и вторым информационными вхо-. дами первого коммутатора, выход которого соединен с первым информационным входом Первого сумматора, выход которого соединен с выходом устройства, первый 0 и второй входы которого соединены с информационными входами соответственно первого и второго регистров, о т л ич а ю ш е е с я тем, что, с целью по34 4 ! вышения точности H быстродействия вычислений, устройство содержит второй коммутатор, схему сравнения и второй сумматор, причем выход первого регистра соединен с первым информационным входом второго коммутатора и первым информационным входом схемы сравнения „,выход второго регистра соединен с вторыми информационными входами второго коммутатора и схемы сравнения, выход схемы сравнения соединен с управляюшими входами первого и второго коммутаторов первый, второй, третий и четвертый информационные входы второго сумматора соединены с выходом второго коммутатора, второй информационный вход первого сумматора соединен с выходом второго сумматора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 646330, кл. 606 F 7/38, 1979.

2. Авторское свидетельство СССР

Ль 627477, кл. 006 F 7/38, 1978 (прототип) .

Составитель В. Венцель

Редактор Л. Гратилло Техред М. Рейвес Корректор Г. Огар

Заказ 763 1/2 9 Тираж 73 1 П одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113935, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4