Устройство для поиска дефектов цифровых узлов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик ф

К АВТОРСКОМУ. СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 040 у 80 (21) 2994121/18-24 (51) hA. Кл з с присоединением заявки М— (23) Приоритет—

G 06 F 11/16

Государственный комитет

СССР ио делам изобретений и открытий

Опубликовано 300982. Бюллетень Йо 36 (53) УДК 681. 3 (088 ° 8) Дата опубликования описания 300982 (72) Авторы изобретения

А.В. Иозгалевский, В.В. Данилов, Г

Г.Б. Соловей и В.Т. Тяж (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПОИСКА ДЕФЕКТОВ ЦИФРОВЫХ

УЗЛОВ

20

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам, контроля работоспособности и поиска дефктов цифровых: узлов и блоков.

Известно устройство для контроля цифровых блоков, содержащее блок ввода, блок сравнения, блок индикации, блок памяти 1 °

Недостатком известного устройства является малая степень автоматизации поиска дефектов, так как при наличии большого числа неудачных исходов тестов просмотр словаря неисправностей с целью поиска неисправного элемента занимает достаточно много времени.

Наиболее близким к изобретению по технической оущности является устройство для контроля цифровых блоков, содержащее блок ввода, блок памяти, коммутатор, блок сравнения, бдок индикации, блок управления, первый и второй регистры контроля, причем первый, второй и третий выходы блока ввода соединены соответственно с первым входом блока памяти, первыми входами соответственно первого и второго регистров контроля и с входом блока управления, 30,первый и второй выходы блока памяYH соединены соответственно с первым входом коммутатора и с первым входом блока сравнения, второй вход и второй выход коммутатора являются соответственно выходом и входомустройства, первый и второй выходы блока сравнения соединены соответственно с вторыми входами первого и второго регистров контроля, выходы первого и второго регистров контроля соединены с входами блока индикации, а первый, второй, третий и четвер.тый выходы блока управления соединены соответственно с входом блока ввода, вторым входом блока памяти, третьим входом блока сравнения и с третьим входом коммутатора.

Это устройство позволяет определить множество одиночных дефектов проверяемого блока. Поиск дефектов осуществляется с помощью тестов, а именно, подачей на входы проверяемого блока последовательности. входных импульсов (тестового набора) и проверкой правильности реакций проверяемого блока. Для каждого тестового набора с блока ввода выдается множество одиночных дефектов, обнаруживаемых данным

962957 набором. При наличии дефекта это множествс (среди которого присутствует как действительный дефект блока> так и подозреваемые) подается на один из регистров контроля.

При отсутствии дефекта, т.е. в случае правильного ответа блока на данный тестовый набор, соответствующее набору множество подозреваемых дефектов записывается в другой регистр контроля. 1О

Таким образом, в первом регистре будут сосредоточены возможные одиночные дефекты, а во втором регистре

° будут фиксироваться одиночные дефекты, действительно отсутствующие в бло15 ке (исключенные из рассмотрения дефекты), так как соответствующие тестовые наборы их не обнаружили. Если из возможных дефектов удалить исключенные дефекты (т.е. произвести операъ цию вычитания из множества возможных дефектов множества исключенных дефектов), то результатом будет множество,действительных дефектов блока. .Номера этих дефектов будут индицированы «а блоке индикации, а по табли- це неисправностей будет найден номер неисправного элемента и вид дефекта f2).

Недостатком известного устройства являются относительно большие затраты времени на подготовку информации для ЗО поиска дефектов и соответственно большое время поиска дефектов. Составление тестов весьма трудоемкий и дорогостоящий процесс. Затраты на создание программного обеспечения, решающего 35 эту задачу или на ручное составление тестов, значительны и превосходят стоимость самих устройств контроля.

Для работы известного устройства тесты должны формироваться следующим 4Q образом. После построения полного диагностического теста для каждого тестового набора необходимо промоде- . лировать каждый из возможных в проверяемом блоке дефектов для вычисления 45 множества. одиночных дефектов, обнаруживаемых данным набором. Таким образом, после получения h тестовых наборов и при m возможных одиночных дефектах в проверяемом блоке необходимо произвести пхж дополнительных анали- 5О зов.

Цель изобретения - ускорение поиска дефектов.

Поставленная цель достигается тем, что в устройстве для поиска дефекта цифровых узлов, содержащем блок ввода, блок памяти, коммутатор, блок сравнения, блок индикации, блок управления, причем первый выход блока управления соединен с входом блока вво-60 да, первый выход которого соединен с первым входом блока памяти, первая группа выходов которого соединена с первой группой информационных входов коммутатора, управляющий вход которч - 65 го соединен с вторым выходом блока управления, третий выход которого соединен с вторым входом блока памяти, вторая группа выходов которого соединена с первой группой информационных входов,,блока сравнения, вторая группа информационных входов .которого соединена с первой группой выходов коммутатора, вторая группа информационных входов которого соединена соответственно с входами проверяемого узла, группа выходов которого соединена соответственно с второй группой информационных входов коммутатора, управляющий вход блока сравнения соединен с четвертым выходом блока управления, первый вход которого соединен с вторым выходом блока вво-. да, третий выход которого соединен

c первым входом блока индикации, второй вход блока индикации соединен с пятым выходом блока управле-. ния, второй вход которого соединен с выходом блока сравнения.

Блок управления содержит дешифратор, два переключателя, три элемента ИЛИ, элемент НЕ, элемент И, два элемента задержки, два шифратора, причем выход первого шифратора является первым выходом блока, второй выход блока соединен с первым выходом первого дешифратора, второй выход которого соединен с входом первого элемента задержки и является третьим выходом блока, чет- вертый выход. блока соединен с выходом первого элемента задержки и с выходом второго элемента. задержки, вход которого соединен с первым входом элемента И, вуход которого соединен с первым вход0м первого элемента

ИЛИ, второй вход которого соединен с третьим выходом дешифратора, четвертый выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого переключателя, выход второго переключателя соединен с первым входом первого шифратора и с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ и с вторым входом первого шифратора, третий вход которого соединен с выходом первого элемента ИЛИ и с третьим входом третьего элемента ИЛИ, выход которого соединен с четвертым входом первого шифратора, первый вход блока соединен с входом дешифратора, второй вход блока соединен с пятым входом первого шифратора и с входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, пятый и

Йестой выходы дешифратора соединены соответственно с первым и вторым входами второго шифратора, выход которого является пятым выходом блока.

962957

На фиг.1 представлена схема устройства; на фиг.2 — схема блока управления.

Устройство содержит блок 1 ввода, блок 2 памяти, коммутатор 3, блок

4 сравнения, блок 5 индикации, блок 5

6 управления и проверяемый блок 7.

Блок управления содержит дешифратор 8, шифраторы 9 и 10, переключатели 11 и 12 "Пуск" и "Продолжение", элементы 13 и 14 задержки, 10 элементы НЕ 15, элемент И 16, элементы HJIH 17-19.

Процесс диагностирования начинается нажатием кнопки 11 "Пуск". В результате вырабатываются два сигнала: )5 через элемент ИЛИ 19 сигнал ЧТ— разрешение на чтение информации блоком 1 ввода, и сигнал ЗПКТ вЂ” запись коммутационного теста..(КТ ), который разрешает передачу КТ с блока 1 вво,да на первый вход блока 6 управления. Данные сигналы через шифратор

9 и первый выход блока б управления поступают на блок 1 ввода. КТ содержит информацию о входных и выходных контактах проверяемого блока 7, согласно. которой коммутатор

3 подключает входные контакты к выходам блока 2 памяти, а выходные контакты — к входам блока 4 сравнения.

При считывании метки ККТ, записанной в конце КТ, дешифратор 8 выдает соответствующий сигнал ККТ, который формирует два сигнала: ЧТ через элемент ИЛИ 19 и сигнал ЗПНКЭД через элемент ИЛИ 17, которые разрешают считывание и передачу НКЭД с блока 1 ввода в блок 5 индикации.

По прочтению метки КНКЭД блок 1 ввода через дешифратор 8 выдает соот- 40 ветствующий сигнал КНКЭД, который формирует два сигнала: ЧТ через элементы ИЛИ 18 и 19 и сигнал ЗПТН через элемент ИЛИ 18, которые разрешают считывание и передачу одного 4> тестового набора (ТН) с блока 1 вво:па в блок 2 памяти.

По прочтении метки KTH блок 1 ввода через дешифратор 8 выдает

50 соответствующий сигнал КТН, который разрешает подачу тестовоГо набора, на проверяемый блок 7 через третий выход блока 6 управления (сигнал

КОНТ.1), и по истечению времени, равного. установлению на выходе прове- ряемого блока 7 ответной реакции, через элемент 13 задержки выдает сигнал КОНТ.2 через четвертый выход блока 6 управления. Последний сигнал во-первых, разрешает сравнение ожи- 40 даемых реакций, записанных в блоке

2 памяти. и ответных реакций.с про веряемого блока 7 и, во-вторых, через элемент 14 задержки подготавливает путь прохождения сигнала несрав- 43 нения HECPAB) через элемент И 16.

Элемент 14 задержки, рассчитанный на время сравнения реакций, предназначен для устранения ложных срабатываний элемента И 16.

Результат сравнения может быть двояким, поэтому рассмотрим оба случая.

При совпадении ответных реакций с ожидаемыми сигнал;НЕСРАВ. с блока 4 сравнения отсутствует., В этом случае на выходе элемента НЕ присутствует единица, которая в момент времени, определяемый элементом 14 задержки, через элементы ИЛИ 18 и 19 и шифратор 9 сигналов выдает разрешение на считывание и прием очередного ТН.

Если ответная реакция не совпала с ожидаемой, то с блока 4 сравнения выдается сигнал HECPAB. который поступает на второй вход блока 6 управления. В результате, во-первых, на выходе элемента НЕ 15 устанавливается ноль, который запрещает считывание очередного тестового набора, и во вторых, выдается сигнал ПЕРЕМ., ко,торый через шифратор 9 сигналов и первый выход блока 6 управления приводит к пропуску оставшихся ТН данного идентификатора до метки К ПЕРЕМ.

Необходимость пропуска ТН объясняется тем, что в результате несовпадения реакций доказано отсутствие дефектов из иЯентифицируемого класса эквивалентных дефектов, а значит, нет необходимости подавать оставшиеся ТН идентификатора. При считывании метки

К IIEPEM, с блока 1 ввода через дешифратор 8 выдается сигнал К ПЕРЕМ, действия которого аналогичны действиям сигнала KKT

Если после очередной попытки ввести ТН считана метка КИД (кднец идентификатора), то дешифратором 8 вырабатывается соответствующий сигнал

КИД, который является сигналом на иидикацию ИНДИК. Данный сигнал через шифратор 10 и пятый выход блока 6 управления разрешает индикацию номера класса эквивалентных дефектов н блоке 5 инДикации.

После устранения обнаруженного дефекта процесс диагностирования может быть продолжен путем нажатия кнопки 12 ПРОДОЛЖЕНИЕ. В результате будут обеспечены действия, аналогичные действиям сигналов KKT или К ПЕРЕМ.

Если тест поиска дефектов прошел до конца; т.е. считана метка КТПД, то дешифратором 8 вырабатывается сигнал на индикацию OCTAH. Данный сигнал через шифратор 10 и пятый выход блока б управления разрешает

1 индикацию информации об отсутствии идентифицируемых дефектов проверяемо962957

ro блока 7 и окончания процесса диагностирования.

Для организации процесса поиска дефектов используется тест пбиска дефектов (ТПД), организованный следующим образом.

Все множество дефектов проверяемого блока разбивается на классы эквивалеHTHocTH таким образом, что неразличимые дефекты образуют один класс. Для каждого класса эквивалентных дефектов строится идентификатор — минимальная совокупность тестовых наборов, выделяющих данный класс дефектов среди всех других классов дефектов. Причем при подаче на проверяемый блок йдентификатора для одного класса дефектов при наличии в блоке дефектов, принадлежащих данному классу, реакция на выходе проверяемого блока будет отличаться от ответной реакции блока без дефекта или блока с дефектами, не принадлежащими данному классу дефектов, хотя бы на одном тестовом наборе идентификатора.

Блок 1 .ввода предназначен для ввода с перфоленты, например, номера класса эквивалентных дефектов, тестовых наборов, информации с ожидаемой ответной реакции блока 7, а также командной информации. Блок 2 памяти .предназначен для хранения и выдачи на проверяемый блох 7 тестовой информации. Коммутатор 3 предназначен для коммутации внешних контактов про веряемого блока 7, при этом вхоД-. ные контакты подключаются к выходам блока 2 памяти, выходные контакты подключаются к входам блока

4 сравнения. Блок 4 сравнения обес-. печивает сравнение реакций, получаемых с выходов проверяемого блока

7, и ответных реакций, хранящихся в блоке 2 памяти. При несовпадении реакций блок 4 сравнения формирует сиг. нал несравнения. Блок 5 индикации

I ,предназначен для индикации номера

".класса дефектов. Блок 6 управления организует работу всех блоков устоойства.

По команде 6 управления из блока

1 ввода подается коммутационный тест, согласно которому блок 6 управления производит требуемые коммутации внешних контактов проверяемого блока 7 к выходам блока 2 памяти и к входам блока 4 сравнения. Затем по " команде с блока б управления иэ блока 1 ввода в блок 5 индикации записывается номер класса эквивалентных дефектов. Затем по команде с блока 6 управления из блока 1. ввода в блок 2 памяти записывается первый тестовый набор первого идентификатора и ответная реакция, соответствующая реакции блока при наличий в нем дефекта данного класса. Тестовый набор из блока 2 памяти через коммутатор 3 поступает на вход проверяемого блока 7. Ответные реакции проверяемого блока 7 через коммутатор

3 подаются на вход блока 4 сравнения..

Одновременно на другой вход блока

4 сравнения иэ блока 2 памяти посту..пают ожидаемые ответные реакции.

В случае несовпадения ожидаемых и по10 лученных ответных реакций блок 4 сравнения формирует сигнал несравнения, который поступает на блок

6 управления. Появление сигнала несравнения говорит о том, что в про15 веряемом блоке 7 отсутствуют дефекты данного класса. B этом случае блок б управления выдает команду на блок

1 ввода для перемотки. ленты и переходу к проверке следующего идентифи20 катора, после чего описанные действия повторяются. В случае отсутствия сигнала несравнения с блока 4 срав» нения через время, равное тахту контроля, блок 6 управления выдает коман25 ду на ввод следующего тестового набора:данного идентификатора. Если проверяемый блок 7 был проверен уже на всех тестовых наборах данного иденти. . фикатора, а сигнал несравнения так и не появился, в этом случае в проверяемом блоке 7 присутствует один из дефектов проверяемого класса дефектов, блок 6 управления при попытке считать следующий тестовый набор, определив конец идентификатора, вы3 дает команду на индикацию номера класса эквивалентных дефектов на блок

5 индикации. По номеру класса дефектов определяется и устраняется дефект. Затем работа устройства повто40 ряется до полного устранения всех дефектов блока.

Формула изобретения

1. Устройство для поиска дефектов цифровых узлов, содержащее блок ввода, блок памяти, коммутатор, блок р сравнения, блок индикации, блок управ. ления, причем первый выход блока управления соединен с входом блока ввода, первый выход которого соединен с первым входом блока памяти, первая группа выходов которого соединена с первой группой информационных входов коммутатора, управляющий вход которого соединен с вторым выходом блока управления, третий выход которого соединен с вторым входом блока памяти, вторая группа выходов которого соединена с первой группой информационных. входов блока сравнения, вторая группа информационных входов кото,рого соединена с первой группой вы4 )ходов коммутатора, вторая группа ин-

962957. формационных входов которого соединена соответственно с входами проверяемого узла, группа выходов которого соединена соответственно с второй группой информационных входов коммутатора, управляющий вход блока сравнения соединен с четвертым выходом лока управления, первый вход котоого соединен с вторым выходом блока ввода, третий выход которого соединен с первым входом блока индикации,10 о т л и ч а ю щ е е с я тем, что, с целью ускорения поиска дефектов, второй вход блока индикации соединен с пятым выходом блока управления, второй вход которого соединен с вы- 35 ходом блока сравнения.

2. Устройство по п.1, о т л и — . ч а ю щ е е с я тем, что блок управления содержит дешифратор, два пе" реключателя, три элемента ИЛИ, эле-. ;д мент НЕ, элемент И, два элемента задержки, два шифратора, причем выход первого шифратора является первым выходом блока, второй выход блока соединен с первым выходом первого дешифратора, второй выход которого . соединен с входом первого элемента задержки и является третьим выходом

- блока, четвертый выход блока соединец с выходом первого элемента за-, держки и с выходом второго элемента

-задержки, вход которого соединен с первым входом элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с третьим выходом дешифратора, четвертый выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого переключателя, выход второго переключателя соединен с первым входом первого шифра- тора и с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ и с вторым входом первого шифратора, третий вход которого соединен с выходом первого элемента ИЛИ и с третьим входом третьего элемента ИЛИ выход которого соединен с четвертым входом первого шифратора, первый вход блока .соединен с входом дешифра» тора, второй вход блока соединен с пятым входом первого шифратора и с входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, пятый и шестой выходы дешифратора соединены соответственно. с первым и вторым входами второго шифратора, выход которого является пятым выходом блока.

Источники информации, принятые во внимание при экспертизе

1. Диагностика неисправностей логических схем вычислительных машин, M "Наука", 1965, с.115-132.

2. Лвторское свидетельство СССР

Р 607218 кл. 6 06 F 11/00, 1978 (прототип! .

962957

Составитель Н. Торопова

Редактор С. Тараненко Техред 3(.дч Корректор Е.Рошко

Заказ 7515 7g Тираж. 73 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная,