Запоминающее устройство с самоконтролем

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< 1964737

f63) Дополнительное к авт, свид-ву(22) Заявлено 09.01. 81 (21) 3260101/18 сприсоединениеь заявки Мо(51) М. Кп.з

G 11 С 29/00

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 07;10.82. Бюллетень ¹ 37 (53) УДК 681. 327 (088. 8) Дата опубликования описания 07. 10. 82 (72) Авторы изобретения

Аль-Укейли Салех Иршед (Иордания), A. В. Городний, И. П. Дробяэко, В. И. Корнейчук Й Н ОрловаИ РсожЗМл9 и Ю. Б. Рычагов (71) Заявитель (4) ЗАПОМИНАЮЩЕЕ УСТРОИСТВО С САИОКОНТРОЛЕМ

Изобретение относится к запоминающим устройствам и может найти прима нение в цифровых вычислительных машинах, выполненных на функциональных узлах с большой степенью интеграции.

Известно запоминающее устройство с самоконтролем, содержащее накопитель с адресными и разрядными цепями, регистр адреса, регистр слова, блок кодирования и схему коррекции 1).

Недостатком этого устройства является низкая надежность, обусловленная малой корректирующей способностью применяемых в нем кодов.

Наиболее близким к изобретению является запоминающее устройство с обнаружением и исправлением ошибок, содержащее кодер, процессор, декодер. Кодер состоит из множества сумматоров по модулю два, входы которых соединены со всеми разрядами байта, и множества сумматоров по модулю-два, входы которых соединены с разрядами слова, согласно принципу образования применяемого кода. декодер состоит иэ двух вычислителей синдрома из аналогичных множеств сумматоров по модулю два, вычислителя критериев корректора ошибок (2).

Недостатками известного устрой ства являются низкая обнаруживающая и кОрректирующая способность, так как имеется возможность исправлять ошибку только в пределах одного байта и большие затраты оборудования на реализацию применяемого кода.

Указанные обстоятельства снижают надежность устройства.

Бель изобретения — повышение надежности запоминающего устройства.

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее накопитель, подключенный к адресному блоку, вход которого соединен с выходом регистра адреса, и разрядному блоку, вход и выход которого подключены соответственно к первым выходу и входу регистра прямого числа, вторые вход и выход которого соединены соответственно с первыми выходом и входом блока кодирования - декодирования, введены регистр инверсного числа, буферный регистр, схема сравнения, счетчик и распределитель сигналов, входы которого подключены к выходу счетчика и первому выходу схемы сравнения, а выход соединен с третьим входом регистра прямого числа, первый вход

64737

4О

65 которого соединен с входом регистра инверсного. числа, а третий выходс первым входом схемы сравнения, выход регистра инверсного числа подклю чен ко вторым входам блока кодирования - декодирования и схемы сравнения, второй выход которого соединен

tc входом счетчика, вход и выход буферного регистра подключены .соответственно ко второму выходу и третьему входу блока кодирования - декодирования.

На.чертеже представлена структурная схема запоминающего устройства с самоконтролем.

Устройство содержит накопитель 1, адресный 2 и .разрядный 3 блоки, регистр 4 адреса, регистры прямого 5 и обратного 6 чисел, схему 7 сравнения, счетчик 8, распределитель 9 сигналов, блок 10 кодирования-декодиро" вания и буферный регистр 11 (блок местного управления, синхрониэиру" ющий работу всех блоков устройства, на чертеже не показан).

Устройство работает следующим образом.

При записи адрес ячейки,. в которую необходимо записать информацию, поступающую в блок 10, поступает на вход регистра 4. В блоке 10 слово кодируется применяемым корректирующим кодом и записывается в накопитель 1 через регистр 5 по данному адресу .

При считывании адрес ячейки, на которой нужно считать информацию, поступает в регистр 4, откуда и передается в блок 2. Слово по данному адресу считывается на накопителе 1 и через блок 3 поступает в регистр 5 по команде блока 5 местного управления поступает в блок 10, где проверяется с помощью контрольных проверок есть ли ошибка в слове. Если ошибки нет, то слово поступает на выход устройства.

В случае, если ошибка имеется, то слово инвертируется и записывается в накопитель 1 по тому же адресу и вновь считывается, поступая теперь уже в регистр б. Далее слово передается с инверсного выхода регистра 6 в блок 10, где снова проверяется на наличие ошибки. Если ошибки нет ,(а это возможно в случае, если щ отказов вызвали r ошибок, где в и г —целые числа), то слово поступает на выход устройства. Если ошибка имеется, то содержимое регистров 5 и б поступает на схему 7 сравнения. На выходе этой схемы появляются единицы в тех разрядах, в которых совпадает

IñîäåðæHìoå регистров 5 и 6, т.е. в тех разрядах, в которых .происходят отказы. Эти единицы поступают на счетчик 8, который последовательно

10 !

1 перебирает все возможные комбинации, начиная с 00 . .. 0 и кончая 11 ... 1 а их расположение передается в распределитель .9. Таким образом, счетчик формирует 2 комбинаций. Каждое состояние счетчика 8 через распределитель 9 поступает на счетные входы регистра 5, после чего преобразован ное слово передается в блок 10, где каждый раз проверяется на наличие ошибки. Подобные проверки осуществляются до тех пор, пока блок кодирования-декодирования 10 не выдает сигнал об отсутствии ошибки. В этом случае слово перезаписывается в регистр 11 и перебор продолжается до конца. Если перебраны все комбинации и не обнаружен больше набор, удовлетворяющий выбранному помехоустойчивому кодированию, то найденный набор - единственно верный и слово с регистра 11 декодируется в блоке 10 и поступает на выходы устройства.

Если же вновь обнаружена комбинация, удовлетворяющая выбранному поме. хоустойчивому кодированию, то перебор прекращается и выдается сигнал

"Неисправленная ошибка".

Предлагаемое запоминающее устройство позволяет повысить функциональную надежность накопителя, что увеличивает наработку на отказ устройства в целом. Достоинством устройства является также и то, что для построения накопителя можно использовать БИС памяти, имеющие некоторые отказавшие запоминающие элементы, что увеличивает процент выхода годных к использованию микросхем памяти. формула изобретения

Запоминающее устройство с самоконтролем, содержащее накопитель, подключенный к адресному блоку, вход которого соединен с выходом регистра адреса, и разрядному блоку, вход и выход которого подключены соответственно к первым выходу и входу регистра прямого числа, вторые вход и выход которого соединены соответственно с первыми выходом и входом блока кодирования-декодирования, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности устройства оно содержит регистр инверсного числа буферный регистр, схему сравнения,. счетчик и распределитель сигналов, входы которого подключены к выходу счетчика и первому выходу схемы сравнения, а выход соединен с третьим входом регистра прямого числа, первый вход которого соединен с входом регистра инверсного числа, а третий выход — с первым входом схемы сравнения, выход регистра инверсного числа подключен ко вторым входам бло964737

Составитель В. Рудаков

Редактор Л. Филиппова Техред N.Тепер Корректор В. Бутяга

Заказ 7641/34 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород; ул. Проектная, 4 ка кодирования-декодирования и схемы сравнения, второй выход которого соединен с входом счетчика, вход и выход буферного регистра подключены соответственно ко второму выходу и третьему входу блока кодирования-декодирования.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ъ 386319, кл. G 11 С 29/00, 1971.

2. Патент С!Я Р 3629824, кл. 340-146,1, опублик. 1977 (прототип)