Микропрограммное устройство управления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик р>970366 (61) Дополнительное к авт. свид-ву (22) Заявлено 08.04.81 (21) 3270133/18-24 с присоединением заявки ¹â€”

Р М К„з

G F 9/22

Государственный комитет

СССР по делам изобретений и открытий (23) ПриоритетОпубликовано 3ц,1082. Бюллетень ¹ 40

t$3) УДК 681.325 (088. 8) Дата опубликования описания 30.10.82 (П) Авторы изобретения

A Ë.Õëþíåâ и A.A.Êóçíåöîâ (71) Заявитель

I. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике.

Известно микропрограммное устройство управления, содержащее блоки памяти, регистры адреса, коммутаторы, триггеры, элементы И, элементы ИЛИ (1).

Известно устройство микропрограммного управления, содержащее триггер., регистры адреса, элементы И, блоки памяти, управляющие входы, первые и вторые выходы блоков памяти (2 ).

Недостатком известных устройств является избыток оборудования.

Цель изобретения — сокращение оборудования.

Поставленная цель достигается тем, что в микропрограммном устройстве управления, содержащем первый и второй регистры адреса, выходы которых соединены с адресными входами первого и второго блоков памяти соответственно, управляющие выходы которых подключены соответственно к единичному и нулевому установочным входам триггера, прямой выход которого подключен к первому входу первого элемента И, второй вход которого подключен к первому входу тактовых импуль:сов устройства, инверсный выходк первому входу второго элемента И, второй вход которого подключен к второму входу тактовых импульсов устройства, выходы первого и второго элементов И подключены к управляющим входам первого и второго блоков памяти соответственно, выходы которых подключены к соответствующим входам элементов ИЛИ группы, выходы элементов ИЛИ группы соединены с информационными входами первого и второго регистров адреса.

На чертеже приведена Функциональная схема устройства.

Предлагаемое устройство содержит первый и второй регистры 1 и 2 адреса, блоки 3 и 4 памяти, триггер 5, элементы И б и 7, первый и второй входы 8 и 9 тактовых импульсов устройства, группу элементов ИЛИ 10.

Устройство работает следующим образом.

Пусть триггер 5 находится в еди25. ничном состоянии. Тогда единичный уровень на прямом выходе триггера разрешает обращение к первому блоку

3 памяти. При поступлении тактового сигнала на вход 8 устройства происЗО ходит считывание информации из бло970366 ка 3. Через группу элементов ИЛИ 10 информация с вторых выходов блока 3 поступает на входы регистров 1 и 2 адреса. Сигнал с первого выхода первого блока 3 устанавливает триггер

5 в "0". Единичный уровень, появившийся на инверсном выходе триггера

5, разрешает обращение к второму блоку 4, и при поступлении тактового сигнала на второй вход 9 устройства происходит считывание информации из 10 второго блока 4. Через группу элементов ИЛИ 10 информация с вторых входов блока 4 поступает на вход регистров 1 и 2 адреса. Сигнал с первого выхода второго блока 4 устанавливает триггер 5 в единичное состояние,разрешая тем самым обращение к блоку

Д и т.д.

Таким образом, предлагаемое устройство позволяет упростить управля-! ющую часть микропрограммного устройства управления за счет исключения коммутаторов.

Для расчета технико-экономичес- . 25 кого эффекта объем оборудования ком-, мутатора примем равным объему оборудования регистра адреса, суммарный объем оборудования элементов И и триггера равным 10% объема оборудо- ЗО вания регистра адреса, а объем оборудования группы элементов ИЛИ вЂ” 50% оборудования коммутатора, тогда объем оборудования управляющей части известного устройства равен 35

Рг+ 2Ком+ 2И + Tz = 4,1Рг а объем оборудования управляющей части предлагаемого устройства равен 4Q

Т =. 2Р, +. 2И + Т,т + ИЛИ = 2,6Р, т -т .100% — 4 1 2 6 100% = т„

В

36,65%

Таким образом, предлагаемое устройство позволяет сократить объем оборудования на 36,65%.

Формула изобретения

Микропрограммное устройство управления, содержащее первый и второй регистры адреса, выходы которых соединены с адресными входами первого и второго блоков памяти соответственно, управляющие выходы которых подключены соответственно к единичному и нулевому установочным входам триггера, прямой выход которого подключен к первому вхоцу первого элемента И, второй вход которого подключен к первому входу тактовых импульсов устройства, инверсный выход — к первому входу вто. рого элемента И, второй вход которого подключен к второму входу тактовых импульсов устройства, выходы первого и второго элементов И подключены к управляющим входам первого и второго блоков памяти соответственно, выходы которых подключены к соответствующим входам элементов ИЛИ группы, отличающееся тем, что, с целью сокращения оборудования, выходы элементов ИЛИ группы соединены с информационными входами первого и второго регистров адреса.

Источники информации, принятые.во внимание при экспертизе

1, Авторское свидетельство СССР

9 646333, кл. G 06 F 9/22, 1976.

2. Авторское свидетельство СССР .9 679980, кл. G 06 F 9/22, 1977 .(прототип).

970366

Составитель Логач@ва

Редактор Т. Лопатина Техред Л.Пекарь Корректор Н . Буряк

Заказ 8389/60 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретениЯ и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4