Распределитель импульсов

 

а:съ

) Автор. изобретеиия (71) Заявитель (4) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к вычислительной технике и телемеханике и может быть использовано при построении распределителя тактовых импульсов для дискретных устройств и вычислительных машин.

Известен многокаНальный распределитель импульсов, содержащий триггеры и элемент И 1).

Недостатком известного устройства является наличие двухтактной системы управления, что усложняет устройство, так как требует наличия двойного количества триггеров и сложного генера- 5 тора импульсов, обеспечивающего двухтактную последовательность импульсов.

Наиболее близким техническим решением к изобретению является распределитель импульсов, содержащий первый го счетный блок, вход которого соединен с входом элемента НЕ и подключен к входу устройства, а выходы первого счетного блока подключены к информационным входам первого дешифратора, второй дешифратор 1 2).

Распределитель не обеспечивает нор- мальную работу распределителя импульсов при выходе из строя элементов в счетном блоке или дешифраторе, что снижает надежность работы распределителя импульсов.

Целью изобретения является повышение надежности устройства.

Поставленная цель достигается тем, что в распределитель импульсов, содержащий первый и второй дешифраторы, пер" вый счетчик, подключенный выходами к информационным входам первого дешиф" ратора, а счетным входом - к входу элемента НЕ, введены RS-триггер, IКтриггер, три элемента И, по числу выходов распределителя — первые элементы ИЛИ, второй элемент ИЛИ и второй счетчик, соединенный счетным входом с входом элемента НЕ, первым входом первого элемента И, со стробирующим входом и К-входом IК-триггера и с пер9764 вым входом второго элемента И, а выходами с информационными входами второго дешифратора, подключенного стробирующим входом к выходу первого элемента И, а выходами - к первым вхо" дам соответствующих первых элементов

ИЛИ, связанных вторыми входами с соответствующими выходами первого дешиф" ратора и с входами второго элемента

ИЛИ, подключенного выходом к устано- IO вочному входу IК-триггера, соединенного I-входом с первым входом третье" го элемента -И и с инверсным выходом

RS-триггера, связанного прямым выходом с вторым входом первого элемента И

И, а S-входом - с выходом второго weмента И, подключенного вторым входом к инверсному выходу IК-триггера, причем второй вход третьего элемента И связан со счетным входом первого счет"щ чика, а выход — со стробирующим входом первого дешифратора.

На фиг. 1 дана функциональная схе-. ма устройства; на фиг. 2 - циклограм" ма, поясняющая принцип работы.,2$

Устройство содержит первый и второй счетчики 1 и 2, первый и второй дешифраторы 3 и 4, IK-триггер 5, RSтриггер 6, первый элемент 7, элемент

НЕ 8, первые элементы ИЛИ 9 -9и, второй элемент ИЛИ 10, второй элемент И

11, третий элемент И 12, вход 13 распределителя, выходы 14„ - 14„ распреде" лителя.

Устройство работает следующим образом.

Перед началом работы распределитель приводится в исходное состояние, в результате чего первый и второй счетчики 1 и 2, !К-триггер 5 находятся в единичном состоянии, а RS-триггер 6 находится в нулевом исходном состоянии. Следовательно, к выходам

14 — 14д распределителя через вторые

4$ входы первых элементов ИЛИ 9 -9 подключены выходы, первого дешифратора 3.

На вход 13 (фиг. 2) распределителя поступают сигналы с высокочастотного генератора, которые имеют скважность два, т. е. Q = 2, и высокую частоту генерации, необходимую для обес- печения требуемого быстродействия дискретного устройства или вычислительной машины, для которых на выходах

14 - 14> распределителя формируется

55 тактовая сетка. импульсов, обеспечивающая управление данным дискретным устройством или вычислительной машиной.

36 ф

Эти сигналы в прямом коде поступают на счетный вход первого счетчика 1 и второй вход третьего элемента И 12 (фиг. 2б), и в обратном коде через элемент HE 8 поступают на вход второго счетчика 2 и первый вход первого элемента И 7 (фиг. 2в), Первый и второй счетчики 1 и 2, выполненные íà IKтриггерах, начинают заполняться этими сигналами (фиг. 2 r, д) и (фиг. 2 е,ж) и подготавливать н работе выходы первого и второго дешифраторов 3 и 4 (фиг. 2 з, и, к, л) и (фиг. 2 м, н, и, р). Однако сигналы появляются на выходах только первого дешифратора 3, так как RS-триггер 6 находится в исходном, нулевом состоянии (фиг. 2 с), что запрещает работу первого элемента И 7 (фиг. 2 м) и разрешает работу третьего элемента И 12, через который на стробирующий вход первого дешифратора

3 поступают сигналы с входа 13 распределителя (фиг. 2 у). Эти сигналы, проходя через первый дешифратор 3, формируются на выходах дешифратора (фиг. 2 ф, х, ш, щ) и затем поступа-. ют на вторые входы первых элементов

ИЛИ 9 -9и и второй (n-входовой) элемент ИЛИ 10.

С выхода второго элемента ИЛИ 10 (фиг. 2 э) эти сигналы поступают на установочный ("S") вход 1К-триггера 5, который по переднему фронту первого сигнала, поступающего с выхода второго элемента ИЛИ 10, подтверждает единичное состояние (фиг. 2 ю) и удерживается в этом состоянии до тех пор, пока с выходов первого дешифратора 3 поступают сигналы в строго определенной последовательности, так как 1Ктриггер 5, управляемый задним фронтом входных сигналов, поступающих с входа 13 распределителя через элемент

НЕ на информационный вход ("К") и стробирующий вход ("Ср") IК-триггера 5 (фиг. 2 в), не переключается в. нулевое состояние, потому что в этот момент времени уже присутствует передний фронт очередного сигнала, поступающего с выхода второго элемента ИЛИ

10 на вход "S" IК-триrгера 5, который удерживает этот триггер в единичном состоянии. А сигналы с выходов первых элементов ИЛИ 9 -9 „ поступают на выходы,14 - 14, распределителя (фиг. 2 я, F, G, L). В случае отсутствия сигна- "-. ла на одном из и выходов первого дешифратора 3 в требуемый момент. времени, происходит переключение на второй

5 97643 канал (второй счетчик 2 и второй дешифратор 4). Процесс переключения устройства с первого канала (счетчик 1 и первый дешифратор 3) на второй канал (второй счетчик 2 и второй дешифратор 4) рассчотрим с момента, когда счетчики 1 и 2 находятся в нулевом состоянии (фиг. 2 r, д) и (фиг. 2 е, ж).

8 этот момент времени в первом и втором дешифраторах 3 и 4 подготовлены 1О первые выходы (фиг. 2 з, м).

Первый входной сигнал, поступающий на вход 13 устройства (фиг. 2 а), через третий элемент И 12 (фиг. 2 у) поступает на стробирующий вход перво- iS. го дешифратора 3 и далее на первый выход первого дешифратора 3 (фиг, 2 ф), Этот сигнал поступает на первый вход второго (n-входового) элемента ИЛИ 10, с выхода которого (фиг. 2 э) по пе- 20 реднему фронту сигнала поступает на установочный (."У )вход !К-триггера 5, который подтверждает единичное состояние (Фиг. 2 ю).

Сигнал с первого выхода первого .2S. дешифратора 3 (фиг. 2 Ф) поступает также на второй вход первого элемента ИЛИ 9» и далее на вход 1 распре14 делителя (фиг. 2 я).

По заднему Фронту первого входного з0 сигнала, поступающего на вход 13 распре делителя, первый счетчик 1 переключается во второе положение (фиг. 2 r, д), подготавливая к работе второй выход первого дешифратора 3 (фиг. 2 и).

Затем в паузе между основными входными сигналами, поступающими на вход

13 устройства (фиг. 2 а), на вход второго счетчика 2, информационный вход

"К" и стробирующий вход "Ср" 1 К-триггера 5 через элемент НЕ 8 поступает обратный код входного сигнала (фиг. 2 в) по заднему фронту которого второй счетчик 2 переключается во второе положение (фиг. 2 е, ж), а 1К-триггер 5 остается в единичном состоянии, так как в этот момент времени уже появляется передний фронт второго сигнала, поступающего с выхода второго элемента ИЛИ

10 (Фиг. 2 э) на "Ь" вход 1К-триггера

5, который удерживает 1К-триггер. 5 в единичном состоянии (фиг. 2 e).

А по заднему фронту паузы между первым и вторым основными входными сигналами, поступающеи через элемент

SS

HE 8 на вход второго счетчика 2, второй счетчик 2 переключается во второе положение (фиг. 2 е, ж), подготавли6 6 вая к работе второй выход второго дешифратора 4 (фиг. 2 н).

По второму входному сигналу, поступающему на вход 13 устройства (фиг. 2 а) на выходе первого элемента ИЛИ 9 формируется сигнал по ранее описанному циклу и поступает на выход 14 распределителя (фиг. 2 x).

Третий и четвертый входные сигналы, поступающие на вход 13 распределителя (фиг. 2 а), формируют на выходах пер" вых элементов ИЛИ 9 1и 9д сигналы, которые поступают далее на выходы 14 и 14> распределителя (Фиг. 2 ш, щ), а счетчики 1 и 2 к моменту прихода пятого входного сигнала возвращаются в исходное, нулевое состояние, так как счетчики 1 и 2 двухрядные (фиг. 2 г, д, е, ж).

Пятый входной сигнал формирует сиг" нал на первом выходе первого дешифратора

3 (фиг, 2 Ф) и далее на выходе 141 распределителя (фиг. 2 я) по ранее описанному циклу °

Пусть шестой входной сигнал, посту" пающий на вход 13 (фиг. 2 а) по ранее описанному циклу.

Пусть шестой входной сигнал, поступающий на вход 13 (фиг. 2 4 распределителя, отсутствует на втором выходе первого дешифратора 3 (фиг. 2 х), 8 результате этого отсутствует и сигнал,с выхода второго элемента ИЛИ 10 (Фиг. 2 э), который запрещает переключение 1К-триггера 5 из единичного состояния в нулевое по заднему фронту паузы между входными сигналами, поступающими на вход 13 распределителя (фиг. 2 а). Следовательно,- по зад" нему фронту паузы между пятым и шес" тым входными сигналами !К-триггер 5 переключается в нулевое состояние (фиг. 2 ю) и подготавливает к работе второй элемент ИЛИ 11.

По переднему фронту паузы между шестым и седьмым входными сигналами, поступающей через второй элемент И ll, (фиг. 2 N) íà "S" вход RS-триггера 6, RS-триггер 6 переключается в единич,ное состояние (фиг. 2 с), запрещая работу третьего элемента И 12 (фиг. 2 у) и разрешая работу первого элемента И 7 (фиг. 2 m), который формирует из паузы между основными входными сигналами стробирующий сигнал на вход второго дешифратора 4. Этот сигнал через второй выход второго дешифратора 4 (фиг. 2 v) и первый элемент ИЛИ 9 поступает на выход 14 распределителя (фиг. 2 г).

;?.

Формула изобретения

7 9764

С этого момента основными сигналами, поступающими на выходы 14< - 14 > распределителя, являются паузы (фиг. 2 б) между сигналами, поступающими на вход

13 распределителя (фиг. 2 а). По пе- з реднему фронту этих сигналов подтверждается единичное состояние RS-триггера 6 (фиг. 2 с), а ао заднему фронту - нулевое состояние IK-триггера 5.

Последующие выходные сигналы фор- ® мируются на соответствующих выходах

14 14ю (фиг. 2 я, F, G, L) устройст" ва по ранее описанному циклу.

Предложенное техническое решение также может быть использовано и при построении распределителя импульсов с любым количеством разрядов в счетчиках 1 и 2,и, следовательно,,с лю" бым количеством выходов в каждом дешифраторе, обеспечивая требуемое ко- 20 личество выходов устройства.

Использование предлагаемого устройства по сравнению с известными повы" шает надежность работы устройства, так как обеспечивает нормальную рабо- И ту устройства при выходе из строя первого канала (первый счетчик и первый дешифратор), потому что осуществляется переключение на второй канал (второй счетчик и второй дешифратор). 30

Распределитель импульсов, содержа-з щий первый и второй дешифраторы, первый счетчик, подключенный выходами к информационным входам первого дешифратора, а счетным входом - к входу элемента НЕ, отличающийся тем, что, с целью повышения надежности, в него введены RS-триггер, IKтриггер, три элемента И, по числу выходов распределителя - первые элементы ИЛИ, второй элемент ИЛИ и второй счетчик, соединенный счетным входом с входом элемента НЕ, с первым входом первого элемента И, со стробирующим входом и К-входом IK-триггера и с первым входом второго элемента И, а выходами - c информационными входами второго дешифратора, подключенного стробируюи(им входом к выходу первого элемента И, а выходами - к первым входам соответствующих первых элементов ИЛИ, связанных вторыми входами с соответствующими выходами первого дешифратора и с входами второго элемента ИЛИ, подключенного выходом к установочному входу IK-триггера, соединенного 1-входом с первым входом третьего элемента И и с инверсным выходом RS-триггера, связанного прямым выходом с вторым входом первого элемента И, а 5-входом - с выходом второго элемента И, подключенного вторым входом к инверсному выходу .3К-триггера, причем второй вход третьего элемента И связан со счетным входом перcoro счетчика, а выход - со стробирующим входом первого дешифратора.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

II 387354, кл. G 06 F 1/04, I970.

2. Авторское свидетельство СССР по заявке и 2774678/24, кл. G 06 F I/04, 1979 (прототип).

976436

1 f 3 11 Ю б 7 б 9 И1 11 (2 а (11)

Ю д (6) (l,1разр) д (1,2разр)

t (2,1Р4ОР) ж (2,t Рцэр) >>

3 (3,tdIa) и (3,2бмх)

К (З,(n-1)бих .11 (3,псих) н (0.10их)

Н (11, 2Уих)

g (9,(11-1) да1х) р (Ч,пбео) с (б,6) (73) (11)

Ф (3,1 бкх ) (3,2бих)

N (3,(n-1) днх)

Р4 (3,11дих)

9 (102

Ю (5.4)

Я (12 ) (gZZ)

6 (tZ )

L (1Zo2

М (lz)

3 (9,1ди») (Г (11, 2бих)

Ф((11ф-1) дв1х) с (11,dacha)

ВНИИПИ Заказ 9004!75 Тираж 731 Подписное

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4