Устройство для диагностики неисправностей многоярусных пирамидальных схем

 

(72) Автор изобретения

У

Л. А. Литвин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ НЕИСПРАВНОСТЕЙ

МНОГОЯРУСНЫХ ПИРАМИДАЛЬНЫХ СХЕМ

Изобретение относится к вычислительной технике и может быть использовано в схемах контроля и диагностики неисправностей многоярусных пирамидальных схем в изделиях радиоэлектронной аппаратуры.

Известно устройство для диагностики неисправностей многоярусных пирамидальных схем, содержащее регистры наборов входного, положительного и отрицательного результатов, дешифратор, группы конъюнктивных и диэъюнктивных элементов, схему фиксации результата проверки, триггер управления, регистры номера яруса и элемента P1).

Недостатком устройства является то, что при числе ярусов пирамидальной схемы равном четырем и более время поиска неисправностей свертки становится значительным, что отрицательно сказывается на быстродействии устройства.

Кроме того, требование иметь в соответствие каждому набору отрицательного исхода определенный набор положительного исхода приводит к

5 увеличению дополнительного оборудования устройства.

Наиболее близким по технической сущности к предлагаемому является о устройство для диагностики неисправностей многоярусных пирамидальных схем, содержащее логические элементы

И, ИЛИ, НЕ, регистр номера матрицы, схему фиксации результата проверки, ts триггер управления, сумматор по модулю Р, два счетчика с Р-устойчивыми состоянинми, три дешифратора с двумя группами P-выходных шин каждый и группы схем сравнений, причем выходы

2в счетчиков и сумматора соединены со входами дешифраторов, выходы которых соединены с первыми входами схем сравнения. На вторые входы схем срав3 98008 нений поданы выходы матриц пирамидальной схемы.

Каждому состоянию счетчиков и сумматора соответственно о(., Pr на выходах дешифраторов соответствуют. позиционные коды g, o7, P, P, f, где = (ck+P) modP,ф(о . + p ) modP.

Выходы дешифраторов, соединены со входами матриц нижнего яруса пирамидальной схемы таким образом, что на 1о выходе каждой матрицы присутствует сигнал, определяющий остаток вида. (.,(X, Q, Üä; )-, Неисправйость матрицы выражается в несоответствии позиционных кодов 1$ на ее выходе и выходе дешифратора, соединенного со схемой сравнения, которая подключена к данной матрице °

Если в матрице имеется неисправность, то при подаче на ее входы ко- 20 дов, вызывающих работу неисправных цепей матрицы, и кода на схему сравнения, соответствующего выходному сигналу матрицы, схема сравнения выдает сигнал ошибки, который устанав- 25 ливает соответствующий триггер регистра номера матрицы в "1" и останав ливает работу счетчиков. Номер неисправной матрицы однозначно определяется состоянием регистра номера зо матрицы.

Если матрица представляет собой группу РхР двухвходовых элементов И, то при значении Р Ъ5 их число составляет значительную величину (например, З при Р = 7 число элементов И в матрице равно ? х 7 = 49), поэтому возникает необходимость определения адреса неисправного элемента в матрице.

Известное устройство не позволяет що определить адрес неисправного элемента в матрице, что увеличивает время его поиска при устранении неисправности.

Цель изобретения - увеличение раз4S решающей способности диагностики за счет определения неисправности с точностью до элемента матрицы.

Поставленная цель достигается тем, что в устройство для диагностики неисправностей многоярусных пирамидальных схем, содержащее и схем сравнения, блок приоритета, регистр результата, регистр номера неисправной матрицы, триггер управления, пер- SS вый элемент И, первый и второй счетчики по модулю Р, сумматор по модулю

Р, первый, второй и третий дешифра4 ф торы, причем первая группа входов и схем сравнения является группой входов устройства, выход каждой схемы сравнения соединен с соответствующим входом блока приоритета, первая и вторая группы выходов блока приоритета соединены соответственно с груп.пой входов регистра номера неисправной матрицы и с группой входов регистра результата, выход которого соединен с нулевым входом триггера управления, установочный вход устройства соединен со входом обнуления сумматора по модулю Р, первого и второго счетчиков по модулю P и с единичным входом триггера управления, выход которого соединен с первым входом первого элемента И, тактовый вход устройства соединен со вторым входом первого элемента И,.выход которого соединен со счетным входом первого счетчика по модулю P выход перепол7 нения первого счетчика по модулю P соединен со счетным входом второго счетчика по модулю Р и первым входом сумматора по модулю Р, второй вход которого соединен с выходом переполнения второго счетчика по модулю Р, выходы первого, второго и третьего дешифраторов образуют группу выходов устройства и соединены со вторыми входами соответствующих схем сравнения, в устройство введены формирователь импульсов, второй, третий, четвертый и пятый элементы И, первая, вторая, третья и четвертая группы элементов И, первая и вторая группы элементов ИЛИ, семь элементов ИЛИ, элемент НЕ, первый, второй, третий, четвертый, пятый и шестой триггеры, регистр номера строки и регистр номера столбца, шифратор, причем выход регистра результата соединен с первым входом второго элемента И, выход которого через формировательимпульсов соединенс первыми входами трет ь его, четвертого и пятого элементов И,выход каждого из которых соединен, соответственно со входом первого, второго и третьего дешифраторов, выход триггера управле::, ния соединен со вторым входом второго элемента И, информационные выходы сумматора по модулю Р, первого и второго счетчиков по модулю P соединены соответСтвенно со вторыми входами пятого, третьего и четвертого элементов И, прямая и инверсная группы выходов каждого дешифратора соединены с соответствующей группой информацион9800

Устройство содержит и схем 1 сравнения, блок 2 приоритета, регистр 3 результата, регистр 4 номера неисправной матрицы, триггер 5 управления, первый элемент И 6, первый 7.1 и второй 7.2 счетчики по модулю P сумматор 8 по модулю Р, первый, второй и третий дешифраторы 9.1, 9.2, и 9.3, формирователь 10 импульсов, второй, третий, четвертый и пятый элементы И 11.1, 11 2, 11..3 и 11.4, семь элементов ИЛИ 12.1, 12.2, 12.3, 50

5 ных входов шифратора, выходы схем сравнения группы соединены со входами соответствующих элементов ИЛИ, выходы первого, второго, третьего, четвертого, пятого и шестого элементов s

ИЛИ, соединены с единичными входами соответственно первого, второго, третьего, четвертого, пятого и шестого триггеров, выходы которых соединены с соответСтвующими входами шифратора, 10 выходы пятого и шестого триггеров соединены соответственно с первым и вторым входами седьмого элемента ИЛИ, выход которого через элемент НЕ соединен с первыми входами элементов И первой и второй групп, выход седьмого элемента ИЛИ соединен с первыми входами элементов И третьей и четвертой групп, первая и вторая группы выходов шифратора, выходы элементов И Ю0 первой и второй групп соединены соответственно с первым, вторым, третьим и четвертым входами соответствующих элементов ИЛИ первой группы, третья и четвертая группы выходов шифратора и выходы элементов И третьей и . четвертой групп соединены соответственно с первым, вторым, третьим и четвертым входами соответствующих элементов ИЛИ второй группы, пятая 30 группа выходов шифратора соединена со вторыми входами соответствующих элементов И первой и третьей групп, шестая группа выходов шифратора соединена со вторыми входами соответ- з ствующих элементов И второй и четвертой групп, выходы элементов ИЛИ пер" вой и второй групп соединены со входами регистров номера строки и столбца соответственно. 40

На фиг. 1 представлена блок-схема предлагаемого устройства, на фиг. 2блок-схема блока 2 приоритета; на фиг. 3 и 4 — временные диаграммы работы для случаев неисправности типа 1 и 2.

84 6

l2.4, 12.5, 12.6 и 12.7, первый второй, третий, четвертый, пятый и шестой триггеры 13.1, 13.2, 13.3, 13.4, l3 5 и 13.6, элемент НЕ 14, шифратор 15, первую, вторую, третью и четвертую группы элементов И 16 .1...

16.Р, 17.1... l7.Р, 18.1...18t и

19.1...19,Р, первую и вторую группы элементов ИЛИ 20.1...20Р и 21.1...

2I.Р, регистр 22 номера строки, регистр 23 номера столбца, группу 24 . выходов устройства, группу 25 входов устройства, установочный вход 26 устройства и тактовый вход 27 устройства.

Блок 2 приоритета содержит К элементов ИЛИ 28.1...28К, К-1 элементов

НЕ 29.1...29К-1, К-1 групп элементов

И 30, где К - количество ярусов пирамидальной схемы. Количество элементов И 30 B каждой группе в отдельности определяется количеством матриц в каждом ярусе пирамидальной схемы, начиная со второго нижнего..Всего элементов И 30 - 30.1...30.""

Элементы устройства соединены и следующим образом.

Группа 25 входов устройства соединена с выходами матриц многоярусной пирамидальной схемы.

Выход регистра 3 соединен с нулевым входом триггера 5 и первым входом элемента И 11.1.

Единичный выход триггера 5 соединен со вторым входом элемента И 11.1 и первым входом элемента И 6, второй вход которого соединен с тактовым входом 27, а выход — со счетным входом счетчика 7.1, выход переполнения которого соединен со счетным входом счетчика 7.2 и первым входом сумматора 8.

Первые входы элементов И 11.2

11.4 соединены соответственно с информационными выходами счетчиков 7.1, 7.2 и сумматора 8, а вторые входыс выходом формирователя 10, вход которого соединен с выходом элемента

И 11.1.

Выходы элементов И 11.2 — 11.4 соединены соответственно .с входами дешифраторов 9.1-9.3, прямые и инверсные группы выходов которых соединены с информационной .группой входов шифратора 15 и являются группой выходов 24.

Управляющий вход шифратора 15 соединен соответственно с выходами

980084 триггеров 13. 1-13.6. Выходы. схем сравнения группы,, соот вет ствующие . прямым и инверсным выходам дешифратора 9.1 соединены с соответствующими входами элементов ИЛИ 12.1 и 12..2 соответственно. Выходы схем сравнения группы, соответствующие прямым и инверсным выходам дешифратора 9.2, соединены с соответствующим входами элементов ИЛИ 12.3 и 12.4 соответст- 1о венно. Выходы схем сравнения, соответствующие прямым и инверсным выходам дешифратора 9.3, соединены с соответствующими входами элементов ИЛИ 12.5 и 12.6 соответственно.

13

Выход каждого. элемента ИЛИ 12.112.6 соединен с единичным входом триггера 13.1, 13.2, ° 13.3, 13.4, 13.5 и

13.6 соответственно. Выходы триггеров 13.5 и l3.6 соединены соответст-,m венно с первым и вторым входом элемента ИЛИ 12.7, выход которого через элемент l4 соединен с первыми входами элементов И 16.1...16.Р и I/.1...17.P.

Выход элемента ИЛИ 12.7 соединен с 25 первыми входами элементов И 18.1....

l8,P и 19;1...19.P. Каждый выход шифратора 15, соответствующий прямому и инверсному выходам дешифратора 9.1 . каждый выход элемента И групп 16.1... 30

16.P и l7.1...17.Р соединены соответственно с первым, вторым, третьим и четвертым входами соответствующего элемента ИЛИ группы 20.1...20.P. Каждый выход шифратора соответствующий прямому и„инверсному выходу дешифратора 9.3, каждый выход элемента И групп 18.1...18.Р и 19.1...19.Р соединены соответственно с первым, вторым, третьим, и четвертым входами 4О .соответствующего элемента ИЛИ.группы 21.1...21.Р. Выходы шифратора

l5, соответствующие прямым выходам дешифратора 9.2, соединены со вторыми входами соответствующих элеменTos u групп 16.1...16.P 18.1, 18.Р, Выходы шифратора 15, соответствующие инверсным выходам= дешифратора 9.2, соединены со вторыми входами соответствующих элементов И групп 17.1...

17.P и 19, l...19.P. Выходы элементов

ИЛИ групп 20.1...20.P и 21.1 21,Р . соединены со входами регистров 22 и 23 соответственно.

Первые входы и схем 1 сравнения ss являются группой входов 25, единичный вход триггера 5, установочные входы счетчиков 7.1, 7.2 и сумматора

8 соединены с установочным входом 26, а второй вход элемента И 6 соединен с тактовым входом 27.

Входы первого элемента ИЛИ 28.1 соединены с выходами схем 1 сравнений подключенных к выходам мат Х риц нижнего (первого) яруса, а также с соответствующими входами регистра 4, . Выходы элементов И 30 каждой из

К-1 групп в отдельности соединены с входами соответствующего ей элемента

ИЛИ 28, выход которого соединен со входом элемента НЕ 29, подключенного своим выходом к одному из входов каждого элемента И 30 последующих групп, считая в направлении от нижних к верхним ярусам.

Выход каждого элемента И 30 соединен с соответствующим входом регистра 4, выходы элементов ИЛИ 28 соединены со входами регистра 3.

Устройство работает следующим образом.

Назначение блока 2 приоритета следующее.

Появление неисправности в матрице любого яруса пирамидальной схемы вызывает появление ошибки в матрицах, связанных с ней, всех последующих старших ярусов. Блок 2 блокирует появление ошибки на всех последующих выходах, отдавая приоритет ошибке с яруса, в котором находится источник ошибки — неисправная матрица.

Каждому состоянию счетчиков 7.1, 7.2 и сумматора 8 соответственно о, и ф на .выходе дешифраторов 9.1, 9.2 и 9.3 соответствует позиционный код с4 al,, P, P>, ", j rpe y (d+p)ynogP, y=(<+p)vodP.

Выходы дешифраторов 9.1-9.3, представляющие каждый прямую и инверсную группу по P шин в каждой, соединены со входами матриц нижнего (первого) яруса таким образом, что на выходе каждой матрицы пирамидальной схемы присутствует сигнал вида о, oL

, ), у, однозначно определяющий входные сигналы матрйцы согласно следующим тождествам: ф = ($+g)woQ p;

< "=С + ) nod р; р =(Х+ ) мобР; (1 (ь (4if) вОб Р; - «(g+f) mod Р;

9 9800

Выход каждой матрицы соединяется с первым входом соответствующей ей схемы 1 сравнения, на второй вход которой подается соответствующая выходу матрицы одна из групп выходных шин дешифраторов 9.1, 9.2 и 9.3 аС или о, или или р, или я- или

Шифратор 15 представляет собой обычную схему шифрации позиционного кода.

На информационной группе входов шифратора 15 присутствуют сигналы дешиФраторов 9.1-9." соответственно а и с1,, и, Д" и -, определяемые состоянием счетчиков 7.1, 7.2 и сум- 1й матора 8. Каждой из шести комбинаций позиционного кода, условно обозначенных о, g, /3, р» р и у, на двух определенных группах шин шифратора

15 соответствуют позиционные коды, 2в

I определяемые следующими соотношениями коду oL соответствуют !» и ; коду сК и, коду Р»- < и у., коду p — d и f, коду ф — и Р, кодуу -Юи/Ь.

В поз. шифратора 15 фиг. 1 косыми 2з отрезками линий условно изображены диоды, включенные между вертикальными информационными горизонтальными управляющими шинами шифратора. Полярность включения диодов зависит от Зв полярности принятых рабочих сигналов.

Матрица контролируемой пирамидаль= ной схемы представляет собой квадратную матрицу, состоящую из Р строк

Р столбцов и содержит Р двухвходо .2. вые элементы И. Для получения остатка на первый и второй входы матрицы подают позиционный Р-разрядный код строки и столбца соответственно.. Пер- вые входы элементов И каждой строки в отдельности соединены с шиной разряда позиционного кода строки, имеющего одноименный со строкой номер, а вторые входы элементов И каждого столбца в отдельности соединены с шиной разряда позиционного кода столбца, имеющего одноименный со столбцом номер.

Выходы элементов И, определяющих © одинаковые остатки, объединены Pвходовыми схемами исключающее ИЛИ, выходы которых являются P-разрядным выходом матрицы.

Из двух позиционных кодов, подаваемых на входы матрицы, кодом строки является код, обозначаемый буквой, стоящей первой по алфавиту. Например, 84 10 для КОДОВ сФ. и P P и ф кОдами строки являются соответственно Ф, &.

Иатрицы, на выходе которых присутствует позиционный код вида d., сТ, Ъ, 71», у, р=, будем называть матрицами типа сС, а, p, j Э, у, соответственно.

Неисправность матрицы выражается в отсутствии сигнала "1" на проверяемой в данный момент выходной шине матриць1, что является неисправностью типа 1, или появлением лишнего сигнала "1" на одной из выходных шин, не соответствующей входным сигналам матрицы, что является неисправностью типа 2. Появление неисправности приводит к несовпадению позиционных кодов, поступающих на схему сравнения от матрицы и соответствующего дешифратора, в результате чего на выходе схемы сравнения появляется сигнал неисправности матрицы.

Работа устройства начинается по сигналу на шине 26, устанавливающему триггер 5 в единичное состояние и счетчики 7.1 и 7.2 в нулевое состояние.

Пусть после очередного тактового импульса, поступившего по входу 27 элемента И 6, состояние счетчиков

7.1 и 7.2 и сумматора 8 установилось соответственно Ы <, Pr„, и Я.; и при этом в одной из матриц типа у появилась неисправность. Сигнал неисправности со схемы сравнения, подключенной к данной матрице, через элемент

ИЛИ 12.5 устанавливает в "1" триггер

13.5 памяти в результате чего на управляющем входе шифратора 15 присутствует шестиразрядный позиционный код, обозначенный Э . Этот же сигнал неисправности, поступая через блок

2 и регистр 3, передним фронтом через элемент И 11.1 на втором входе которого присутствует сигнал разрешения с триггера 5, запускает формирователь 10, который формирует импульс, на время которого запрещается прохождение сигналов со счетчиков

7. 1, 7.2 и сумматора 8 через элементы

И 11.2-11.4 на дешифраторы 9.1-9.3, в результате чего на выходных шинах дешифраторов сигналы отсутствуют.

Точка фиг. 3 и 4 обозначает разрешающее воздействие, а крестик - запрещающее.

В случае неисправности типа 1 (фиг. 3) на выходе,.регистра 3 исче008ч

Формула изобретения

11 98 зает на время импульса формирователя !

0 сигнал неисправности в результате совпадения кодов матрицы и дешифратора на соответствующей схеме 1 сравнения, так как на одной из выходных шин матрицы и дешифратора в это время нет сигнала. По заднему фронту .сигнала неисправности триггер 5 управления переключается в состояние

"0" и запрещает дальнейшее прохождение тактовых импульсов на счетчик 7.1 по входу 27 через элемент И 6.

llo окончании импульса формирователя 10 на выходах дешифраторов 9.19.3 появляются позиционные коды >, (Ь„.,ф",Щ в результате че го на первой и третьей группах выходных шин шифратора 15 присутствуют позиционные коды соответственно gf. u

Код oL;;, определяющий номер строки матрицы, в которой находится неисправный элемент, через первые входы элементов ИЛИ 20.1...20.P поступает на регистр номера строки 22, где фиксируется.

Код л, определяющий номер столбца матрицы с неисправным элементом, поступает на первые входы элементов

И 18.1...18.Р, на вторые входы которых поступает разрешающий сигнал с выхода элемента ИЛИ 12.7, вход которого соединен с триггером 13.5 памя— ти,, установленным в "1", через элемент ИЛИ 12.5 сигналом неисправности со схемы сравнения. С выходов элементов И 18.1...18.P позиционный код через группу элементов ИЛИ 21.1..

21.Р поступает на регистр номера столбца 23, где фиксируется.

При повторном появлении на входе регистра 3 сигнала неисправности после окончания импульса формирователя

10, последний повторно не запустится, поскольку триггер 5 управления находится в состоянии "0" и запрещает прохождение сигнала неисправности через элемент И 11.1.

В случае неисправности типа 2 (фиг. 4) — обрыв выводов, обрыв монтажных соединений, нарушение пайки, замыкание электрических цепей, нарушение соединений внутри микросхемы, перегорания или короткое замыкание переходов типа Р-и или п-Р, - во время шунтирования формйрователем 10 входов элементов И 11.2-11.4 сигнал неисправности на выходе регистра 3 не исчезает, так как при отсутствии сигналов на выходных шинах дешифраторов, а значит и на входах всех матриц, коды на схеме 1 сравнения, соединенной с неисправной матрицей и соответствующим дешифратором 9.19.3, не совпадают, поскольку на одной из выходных шин матрицы постоянно присутствует лишний сигнал "1".

Триггер 5 остается в исходном состоянии 1" и разрешает дальнейшее прохождение тактовых импульсов на счетчик 7.1 через элемент 6 до тех пор, пока счетчики 7.1 и 7.2 примут состояние Й и Pr соответствующее неисправным цепям или элементам матрицы.

При этом сигнал неисправности на выходе регистра 3 исчезает, так как коды неисправной матрицы и дешифратора, поступающие на соответствующую схему 1 сравнения, совпадают, триггер 5 устанавливается в "0" и через элемент И 6 запрещает прохождение на счетчик 7.1 тактовых импульсов.

Номера строки и столбца матрицы, в которых находится неисправный элемент, фиксируются соответственно регистром 22 номера строки и регистром 23 номера столбца.

Пусть после очередного тактового импульса появилась неисправность в матрице типа ol.. Входными сигналами такой матрицы являются сигналы кодов Ь, H ф"„.

Работа устройства при этом происходит аналогично описанной, но с тем отличием, что разрешающий сигнал в этом случае поступает на вторые входы элементов И 16.1...16.P u

17.1...17.Р от элемента НЕ 14, на входе которого сигнал отсутствует, поскольку триггеры 13.5 и 13.6 находятся в состоянии "0".

Таким образом, адрес неисправного элемента матрицы однозначно определяется состоянием регистра 22 номера строки и регистра 23 номера столбца. Применение предлагаемого устройства для диагностики неисправностей многоярусных пирамидальных схем позволит точно устанавливать неисправный элемент матрицы, что, в свою очередь, значительно сократит время восстановления устройства.

Устройство для диагностики неисправностей многоярусных пирамидальных

13 9800 схем, содержащее и схем сравнения, блок приоритета, регистр результата, регистр номера неисправной матрицы, триггер управления, первый элемент

И, первый и второй счетчики по модулю Р, сумматор по модулю Р, первый, второй и третий дешифраторы, причем первая группа входов и схем сравнения является группой входов устройства,. выход каждой схемы сравнения сое- 1в динен с соответствующим входом блока приоритета, первая и вторая группы выходов блока приоритета соединены соответственно с группой входов регистра номера неисправной матрицы и 15 группой входов регистра результата, выход которого соединен с нулевым входом триггера управления, установочный вход устройства соединен с входом обнуления сумматора по модулю

Р, первого и второго счетчиков по модулю P и с единичным входом триггера управления, выход которого соединен с первым входом первого элемента

И, тактовый вход устройства соединен щ со вторым входом первого элемента И, выход которого соединен со счетным входом первого счетчика по модулю Р, выход переполнения первого счетчика по модулю Р соединен со счетным входом второго счетчика по модулю Р и первым входом сумматора по модулю Р, второй вход которого соединен с выходом переполнения второго счетчика по модулю Р, выходы перsoго, второro и

5 трет ьего дешифраторов образуют группу выходов устройства и соединены со вторыми входами соответствующих схем сравнения, о т л и ч а ю щ е е с я тем, что, с целью увеличения разрешающей способности диагностики за счет определения неисправности с точностью до элемента матрицы, в устройство введены формирователь импульсов, второй, третий, четвертый и пятый

4S элементы И, первая, вторая, третья и четвертая группы элементов И, первая и вторая группы элементов ИЛИ, семь элементов ИЛИ, элемент HE первый, второй, третий, четвертый, пятый

5О и шестои триггеры, регистр номера. строки, регистр номера столбца, шифратор, причем выход регистра результата соединен с первым входом второго элемента И, выход которого через форми ро вател ь импульсов соединен с . первыми входами третьего, четвертого и пятого элементов И, выходы которых соединены соответственно входами

84 14 первого, второго и третьего дешифраторов, выход триггера управления соединен со вторым входом второго элемента И, информационные выходы сумма" тора по модулю Р, первого и второго счетчиков,по модулю P соединены соответственно со вторыми входами пятого, третьего и четвертого элементов И, прямая и инверсная группы выходов каждого дешифратора соединены с соответствующей группой информационных входов шифратора, выходы схем сравнения.группы соединены с входами соответствующих элементов ИЛИ, выходы первого, второго, третьего, четвертого, пятого и шестого элементов ИЛИ соединены с единичными входами соответственно первого, второго, третьего, четвертого, пятого и шестого триг.геров,.выходы которых соединены с соответствующими, входами шифратора, выходы пятого и шестого триггеров соединены соответственно с первым и вторым входами седьмого элемента ИЛИ, выход которого через элемент HE соединен с. первыми входами элементов И первой и второй групп, выход седьмого элемента ИЛИ соединен с первыми входами элементов И третьей и четвертой групп, первая и вторая группы выходов шифратора и выходы элементов

И первой и второй групп соединены соответ ственно с первым, вторым, третьим и четвертым входами соответствующих элементов ИЛИ первой группы, выходы шифратора третьей и четвертой групп и выходы элементов И третьей и четвертой групп соединены соответственно с первым, вторым, третьим и четвертым входами соответствующих элементов ИЛИ второй группы, пятая группа выходов шифратора соединена со вторыми входами соответствующих элементов И первой и третьей групп, шестая группа выходов шифратора соединена со вторыми входами соответствующих элементов И второй и четвертой групп, выходы элементов ИЛИ первой и второй групп соединены с входами регистров номера строки и столбца соответственно. т

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 367422, кл. G 06 F l1/04, !972.

2. Авторское свидетельство СССР

М 798849, кл. G 06 F 11/02, 1978 (прототип).

980084

ТЙКаЮбь с мну.

Ьиа я, g >© ÎßÞ6Þ 4

У,,SZ,ЯХ

„джидда"

ЮыхаУрег,,7

Регистры

zz. zz

Тактовые имл. оыход м. 6

: СОС РЖ@М

Я1,ЯЯ,ЯР

„йиидка " быхов рег. Р

Рыхл„1" триггера Х

Фарииро6а mirt t0

Регистры

22, с Я

Составитель И. Сигалов

Редактор А ..Фролова Техред З.Палий Корректор О. Билак

Заказ 9360/38

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ь ход„1" триггера У

Уорю ю&те ь 16

Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5