Некогерентный приемник

 

ОПИСАНИЕ 100 0

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических . Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт . свид-ву— (22) Заявлено 201181 (21) 3359345/18-09 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 070383, бюллетень №9

Дата опубликования описания 070Х83

)И) М.Кл.

Н 04 L 1/10

H 04 L 17/30

Государственный комитет L СССР но делам изобретений и открытий (53) УДК 621.394.14 (088.8) (72) Автор изобретения

Ю.П.Зубков

Л

/

Е (71) Заявитель (54) НЕКОГЕРЕНТНЫЙ ПРИЕМНИК

Изобретение относится к электросвязи, а именно к приемным устройствам систем коротковолновой радиосвя зи, и может быть использовано в системах передачи данных системах связи, системах телеуправленйя и телесигнализации, системах связи с подвижными объектами, в которых для формирования составных сигналов с избыточностью применяют помехоустойчивые коды, а начальная фаза принимаемых сигналов неизвестна.

Известно устройство, реализующее градиентную обработку составных сигналов с избыточностью, предполагающих формирование двух грубых оценок входного составного сигнала с избыточностью с последующим их декодированием и принятием решения 113.

Известен некогерентный приемник, содержащий первый блок памяти, объединенные по входу два.согласованных фильтра, выходы которых через квад-. ратичные детекторы подключены к первому и второму входам первого блока вычитания, а также три объединенных по первому входу какала обработки сигналов„ каждый иэ которых состоит из последовательно соединенных перемножителя и сумматора, выходы которых подключены к входам блока срав нения g 2 .

Однако известные устройства обладают низкой помехоустойчивостью приема в каналах с неизвестной на« .чальной фазой принимаемых сигналов.

Цель изобретения — повышение поме1п хоустойчивости приема в каналах с неизвестной начальной фазой принимаемых сигналов

Указанная цель достигается тем, что в некогерентный приемник, содержащий первый блок памяти, объединенные по входу два согласованных фильтра, .выходы которых через квадратичные детекторы подключены к первому и второму входам первого блока вычитания, а также три объединенных по первому входу канала обработки сигналов, каждый из которых состоит из последовательно соединенных пере-. множителя и сумматора, выходы которых подключены к входам блока сравнения, введены второй и третий блоки памяти, второй и третий блоки вычитания, два блока управления, два блока операционных усилителей, два блока сумматоров,три пороговых селектора, два двоичных р гистра и три

1003370 декодера, выходы которых подключены к соответствующим входам блока сравнения и вторым входам перемножителей каждого соответствующего канала обработки сигналов, причем выход второго блока вычитания через последовательно соединенные первый блок памяти и первый блок операционных усилителей подключен к входу первого блока управления и первому входу первого блока сумматоров, к второ- О му входу которого подключен выход первого двоичного регистра, вход которого объединен с входом первого декодера, а выход первого блока сумматоров через первый пороговый се- 15 лектор подключен к входу второго декодера, входу второго двоичного регистра и первому входу третьего блока вычитания, выход которого через последовательно соединенные второй що блок памяти и второй блок операционных усилителей подключен к входу втоl рого блока управления и первому входу второго блока сумматоров, к второму входу которого подключен выход второ-.25 го двоичного регистра, а выход второго блока сумматоров через второй пороговый селектор подключен к входу третьего декодера,при этом выход первого блока вычитания через третий блок! памяти подключен к второму входу третьего блока вычитания, объединенным первым входам перемножителей каждого канала обработки сигналов, первому входу второго блока вычитания и входу третьего порогового селектора, выход которого подключен к второму входу второго блока вычитания и входу первого двоичного регистра, причем выходы первого и второго блоков управления подключены соответствен- 40 но к вторым входам первого и второго блоков операционных усилителей.

На чертеже представлена структурная электрическая схема приемни- 45 ка.

Некогерентный приемник содержит согласованные фильтры 1 и 2, квадратичные детекторы 3 и 4; первый, второй и третий блоки 5 — 7 вычитания, щ первый и второй блоки 8 и 9 памяти, блоки 1Я и 11 операционных усилителей, блоки 12 и 13 управления, третий блок 14.памяти, первый и второй блоки 15 и 16 сумматоров, перемножители 17 и 18, первый двоичный регистр 19, первый и второй порого- . вые селекторы 20 и 21, второй двоичный регистр 22, третий пороговый селектор 23, перемножитель 24, сумматоры 25 — 27, первый, второй и третий декодеры 28 — 30, блок 31 сравнения.

Приемник работает следующим образом. 65

На вход приемника поступает (пусть последовательно) составной сигнал с избыточностью„ формируемый íà основе разрешенной кодовой комбинации помехоустойчивого кода. Каждый элементарный сигнал (соответствующий единичному или нулевому символу разрешенной кодовой комбинации, на основе которой и формируется данный сосTcLBHoA сигнал с избыточностью) обрабатывается предварительно в двух параллельных каналах, состоящих иэ согласованных фильтров 1 (2) и квадратичных детекторов 3 (4). На выходе одного канала формируется аналоговый сигнал, определяющий проекцию вход- ного сигнала на одну ось, а на выходе другого канала — на другую ось.

Данные сигналы поступают на входы первого блока 5 вычитания, в котором определяется их разность и в виде последовательного аналогового сигнала Х jl,n ) запоминается в ячейке памяти третьего блока 14 памяти.

В результате аналогичной обработки всех элементарных сигналов втретьем блоке 14 памяти запоминается „ аналоговая (точная) оценка Х jx>)-, входного составного сигнала с избыточностью.

Из третьего блока 14 памяти аналоговый сигнал Х последовательно считывается (с регенерацией) на вход третьего порогового селектора 23, в котором преобразуется в последовательный двоичный составной сигнал (двоичную кодовую комбинацию)

Z = fZ „j I . Иэ третьего блока 14 памятй айалоговые сигналы Х поступают также на второй вход второго блока 6 вычитания, в котором иэ величины х. вычитают величину выходного аналогового сигнала третьего порогового селектора 23, в -результате чего получают сигналы (проекции градиента) З = Х вЂ” Z< ()=,п) Выхоцной сигнал Z<. подается также в первый двоичный регистр 19, где запоминается, и на вход первого декодера 28.

После обработки в третьем пороговом селекторе 23 всех составляющих сигнала Х в первом блоке 8 памяти будет храниться поступившая с выхода второго блока.. 6 вычитания аналоговая комбинация К =р„,, в первом 1 м);„ двоичном регистре 19 будет храниться двоичная кодовая комбинация Z< и эта же комбинация будет храниться во входном регистре первого декодера 28.

После этого в первом декодере 28 будет сформирована выходная двоич ная разрешенная кодовая комбинация

Z (ближайшая к входной двоичной р1 комбинации Z< ). Комбинация Z хранитР1

1003370 ся в выходном регистре первого декодера 28.

Из первого блока 8 памяти составной аналоговый сигнал R1 считывается параллельно (параллельный выход ячеек памяти первого блока 8 памяти является импульсно-потенциальным, т.е. сигнал на его выходе существует некоторое время, определяемое временем анализа входных и формированием выходных сигналов в первом блоке 10 10 операциОнных усилителей), причем каждый его элементарный сигнал подается на вход соответствующего операционного усилителя первого блока .

:.10 операционных усилителей. В этот 15 момент времени запускается, например, генератор линейно изменяющегося напряжения в первом блоке 12 управления, выходное напряжение которого управляет изменением коэффициента усиления усилителей первого блока

10 операционных усилителей. При этом в первом блоке 12 управления осуществляется контроль выходных величин напряжений элементарных усилителей.

Как только величина выходного напряжения хотя бы одного элементарного усилителя превысит пороговое значение (оно может задаваться в первом блоке 12 управления, например, с помощью специального источника порогового напряжения) генератор линейно изменяющегося напряжения выключается, открываются, например, выходные ключи в первом блоке 10 операционных усилителей, и на первый вход первого блока 15 сумматоров поступает усиЛ г у ленный аналоговый сигнал "= ф т "1ii1=1 который в данном блоке покоординатно 40 (посимвольно ) складывается с двоичным сигналом 2„, параллельно считываемым иэ первого двоичного регистра 19. В результате операции сложения на выходе первого блока 15 сум- 45 маторов формируется аналоговый сигнал

Х = 2 . +т, . = Х . ., который с ч И)=(й= помощью первого порогового селекто-, ра 20 преобразуется в двоичную кодо- 50

1 вую .;омбинацию 2 =jZ

2131=1

Двоичная кодовая комбинация 2 поступает одновременно в следующие блоки: во входной регистр второго де- 55 кодера 29, в котором она преобразуется в ближайшую разрешенную двоичную кодовую комбинацию 2Р, запоминаемую в выходном регистре второго декоде- ра, 29, во второй двоичный регистр 22,60 где запоминается; на первый вход третьего блока 7 вычитания, на второй вход которого последовательно (как и сигнал Z ) подается считываемый из третьего блока 14 памяти (это второе считывание иэ третьего блока 0 памяти ) аналоговый сигнал Х.

На выходе третьего блока 7 вычитания формируется разностный сигнал

Р к2 1 =г,1.

1п г 1п

2 (3 2jjj=< tjjjjj=1 ° ОРыХ запоминается во втором блоке 9 памяти и обрабатывается с помощью второго блока 11 операционных усилителей и блока 13 управления так же, как обрабатывается с помощью первого блока 10 операционных усилителей и первого блока 12 управления сигнал R1.

В результате такой обработки на выходе второго блока 11 операционных усилителей формируется усиленный сигнал РZ=IjI g.)., который во втором я)) блоке 1Ь сумматоров посимвольно суммируется с сигналом Z>, считываемым из второго двоичного регистра 22.

После выполнения операции суммирования на выходе второго блока 16 сумматоров формируется аналоговый сигнал Х =(Ур <р ). 1=(ХХ )1 „

: который с помощью второго порогового селектора 21 преобразуется в двоичную кодовую комбинацию Z =f2

3 3 Ц=1 поступающую во входной регистр третьего декодера 30. В третьем декодере

30 двоичная комбинация Z преобразуется в ближайшую двоичную кодовую комбинацию 2, которая считывается

Р3 (последовательно) на второй вход перемножителя 24 третьего канала обработки сигналов. Одновременно иэ выходных регистров первого и второго декодеров 28 и 29 на вторые входы соответственно перемножителей 17 и

18 первого и второго каналов обработки сигнала считываются разрешенные кодовые комбинации ZP u Z Р а на их общий вход иэ третьего блока

14 памяти считывается (третий раэ считывается информация иэ третьего блока 14 памяти ) аналоговый сигнал Х.

В перемножителях 17, 18 и 24 соответствующие сигналы посимвольно перемножаются, а результаты выдаются на вход соответствующего сумматора

25 — 27. На выходе каждого иэ сумматоров 25 — 27 формируются сигналы, амплитуды которых пропорциональны степеням близости между сигналом X и разрешенными кодовыми комбинациями 2 Р" 2 Р и 2РЗ

Выходные сигналы сумматоров 25

27 поступают на соответствующие входы блока 31 сравнения, где сравниваются. По управляющему-сигналу (он выдается из блока 31 сравнения) из выходных регистров декодеров на выход приемника считывается

1ООЗЗ7О та из разрешенных кодовых комбинаuHA ZP", Z Р 2: и Z Р, для которой выходной сигнал соответствующего блока суммирования наибольший.

После этого все блоки памяти и двоичные регистры сбрасываются и приемник обрабатывает следующий входной составляющий сигнал с избыточностью.

Таким образом, некогерентный при"емник позволяет повысить. помехоустойчивость приема при передаче дискретной информации с неопределенной начальной фазой сигналов, образующих составной сигнал с избыточностью

Формула изобретения

Некогерентный приемник, содержащий первый блок памяти, объединенные по входу два согласованных фильтра, выходы которых через квадратичные детекторы подключены,к первому и второму входам первого блока вычитания, а также три объединенных по первому входу канала обработки сигналов, каждый из которых состоит из последовательно соединенных перемножителя и сумматора, выходы которых подключены к входам бЛока сравнения, отличающий с я тем, что, .с целью повышения помехоустойчивости приема в каналах,с неизвестной начальной фазой принимаемых сигналов, в него введены второй и третий блоки памяти, второй и третий блоки вычитания, два блока управления, два блока операционных усилителей, два

:блока сумматоров, три пороговых селектора, два двоичных регистра и три декодера, выходы которых подключены к соответствующим входам блока . сравнения и вторым входам перемножителей каждого соответствующего канала обработки сигналов, причем выход второго блока вычитания через последовательно соединенные первый блок памяти и первый блок операционных усилителей подключен к входу первоГо блока управлеиия и первому входу первого блока сумматоров, к второму входу которого подключен выход первого двоичного регистра, вход которого объединен с входом первого декодера, а выход первого блока сумматоров через первый пороговый селектор подключен к входу второго декодера, входу второго двоичного регистра и первому входу третьего блока вычитания, выход которого че15 рез последовательно соединенные второй блок памяти и второй блок операционных усилителей подключен к входу второго блока управления и первому входу второго блока сумматоров, к второму входу которого подключен выход второго двоичного регистра, а выход второго блока сумматоров через второй пороговый селектор подключен к входу третьего декодера, при

25 этом выход первого блока вычитания через .третий блок памяти подключен к второму входу третьего блока вычитания, объединенным первым входам перемножителей каждого канала обработки сигналов, первому входу второго блока вычитания и входу третьего порогового селектора, выход которого подключен к второму входу второго блока вычитания и входу первого двоичного регистра, причем выходы первого и второго блоков управления подключены соответственно к вторым вхо" .дам первого и второго блоков операционных усилителей.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 824263, кл.Q 008 8 С C 1199/ 2288, 1979.

2. Финк Л.М. Теория передачи дискретных сообщений. N., "Сов.радио", 45 1970, с. 642, рис. 10.3(прототип ). !

Составитель Г.Лерантович

Редактор C.Êðóïåíèíà Техред О.Неце Корректор М.Коста

Закаэ 1592/47 Тираж á75 Подписное

ВНИИПО Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, ж-35, Раук;ская наб., д. 4/5

Филиал ППП "Патент", г. ужгород, ул. Проектная, 4