Резервированное запоминающее устройство
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Р )М К з
G11 С 11/00
Государственный комитет
СССР по делам изобретений и открытий
Опубликовано 231282 Бюллетень ¹ 47 (53) УДК 681 ° 327 (088. 8) Дата опубликования описания 23.12.82 (72) Авторы изобретения
В. А. Иастин, В. П. Петровский и Г. В. Лв (71) Заявитель
{54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЛ!4ЕЕ УСТРОЙСТВО
Изобретение относится к эапоминающигл устройствам.
Известно резервированное запомина ющее устройство, содержащее основние и резервные блоки памяти, блоки фор-мирования адреса, коммутаторы и блок контроля t 1).
Недостатком этого устройства явля ется больщой объем резервного обору-. дования.
Наиболее близким по технической сущности к изобретению является резервированное запоминающее устрой- ство, содержащее регистр адреса, лва рабочих блока памяти и один резервный блок 1,в который занесена поразрядная сумма по модулю два информации одноименных разрядов соответствующих ячеек рабочих блоков памяти), три коммутатора, блок контроля, сумматор, генератор тактовых импульсов, элегсанты И 1 2) .
Недостатком этого устройства является низкая надежность при исцользовании его в качестве ОЗУ, так как в случае записи в один из рабочих блоков памяти и неисгравности в одноименной ячейке другого рабочего блока памяти в резервный блок памяти будет записана невернал информация, что не позволит восстановить правильную информацию при считывании из рабочих блоков памяти.
5 Пелью изобретения является повыщение належности устройства.
Поставленная цель достигается тем, что в резервированное запоминающее устройство, содержащее основные и резервний блоки памяти, коммутаторы, блок контроля, первый сумматор по модулю два, группу элементов И и генератор тактовых импульсов, выход которого подключен к одним из входов элементов 11 группы, причем выходы первого основного блока памяти соединены с одними из входов первого и второго коммутаторов, другие входы которых подключены к выходам второго основного блока памяти, выходи первого. коммутатора соединены с входами блока контроля и одними из входов третьего коммутатора, управляvL",HJ вход, которого подключен к выходу блока контроля, а другие входы соелинени с выходами первого сумматора по модулю два, входя которого полключены соответствейно к выходам резервного блока памяти и к выходам второго коммутатора, выходы третьего коммутатора соединены с другими вхо»
983752 дами элементов И группы, выходы которых являются выходами устройства, введены блок местного управления, регистр и второй сумматор по модулю два, входы которого соединены соответственно с выходами третьего коммутатора и с информационными входами основных блоков памяти, а выходы под ключены к информационным входам регистра, управляющий вход которого соединен с .выходом генератора тактовых импульсов, а выходы подключены к информационным входам резервного блока памяти, управляющий вход которого и управляющие входы основных блоков памяти и первого и второго iкоммутато-)5 оов соединены соответственно с выходами блока местного управления, входы которого являются управляющими входами устройства, информационными входами которого являются информаци- 20 онные входы основных блоков памяти.
Кроме того, блок местного управления содержит элементы И; элемент НЕ, элемент "Неравнозначность" и элемент задержки, выход которого соединен с первыми входами элементов И, а вход — с первым входом элемента
"Неравнозначность", второй вход которого подключен к второму входу первого элемента И и входу элемента НЕ, выход которого соединен с вторым входом второго элемента И, вход элемента задержки и второй вход элемента
"Неравнозначность" являются входами блока, выходами которого являются соответственно выходы элементов И, эле- 35 мента задержки и элемента "Неравнозначность".
На. фиг. 1 приведена функциональ— ная схема предлагаемого устройства, на фиг. 2 — то же, блока местного 40 управления °
Предлагаемое устройство содержит блок 1 местного управления, первый
2 и второй 3 основные блоки памяти,, резервный блок 4 памяти, первый 5 45 и второй 6 коммутаторы, блок 7 контроля, первый 8 и второй 9 сумматоры по модулю два, генератор 10 тактовых импульсов, группу 11 элементов И по числу разрядов слова, третий коммутатор 12 и регистр 13.
Блок местного управления (фиг. 2) содержит элемент 14 задержки, элемент НЕ 15, элемент "Неравнозначность"
16, первый 17 и второй 18 элементы H.
Устройство работает следующим образом.
Устройство может функционировать в двух режимах: режиме записи и режиме считывания информации. 60
Работа устройства в режиме записи, например, в блок 3 памяти (фиг. 1) происходит следующим образом, На вход элемента 14 задержки (фиг. 2) и на первый вход элемента
"Неравнозначность" 16 поступает сигнал записи (например, единичным уровнем) . На второй вход элемента "Неравнозначность" 16 поступает сигнал обращения к блоку 3 памяти (например, нулевым уровнем).
На информационные входы блоков 2
3, а также на второй вход суммато-, ра 9 поступает информация, предназначенная для записи по определенному адресу (адресные входы блоков 2, 3 и 4 нафиг. 1 не показаны) . До момента появления сигнала на выходе элемента 14 задержки (фиг, 2) на первом, втором и третьем выходах блока 1 сигнал записи отсутствует.и блоки 2, 3 и 4 (фиг. 1) находятся в режиме считывания информации одноименных ячеек, соответствующих адресу, по которому должна производиться запись информации. С выхода элемента "Неравнозначность" 16 (фиг. 2) поступает сигнал управления первым 5 (фиг. 1) и вторым 6 коммутаторами, который разрешает прохождение через коммутатор 5 на первые входы коммутатора 12 и на входы блока 7 информации, считываемой из блока 2, а через коммутатор 6 на вторые входы сумматора 8 информации, считываемой из блока 3 памяти. На первые входы сумматора 8 поступает информация из резервного блока 4.
Поразрядная сумма по модулю два информации, поступившей из блоков
3 и 4 памяти, с выхода сумматора 8 поступает на вторые входы коммутатора 12 (фиг. 1). Если блоком 7 не зарегистрировано искажение информации, поступившей с выхода коммутатора 5, то он вырабатывает сигнал, разрешающий прохождение этой информации через коммутатор 12 на вторые входы элементов И 11 и на первые входы сумматора 9. Если результат контроля отрицательный, то через коммутатор
12 на вторые входы элементов И 11 и на первые входы сумматора 9 поступает информация с выходов сумматора 8.
Поразрядная сумма о модулю два информации, поступившей с выходов коммутатора 12 и информационных входов устройства, поступает с выхода сумматора 9 на информационные входы регистра 13, запись в которой произво дится по тактовому импульсу генератора 10. С выхода реигистра 13 информация поступает на информационные входы резервного блока 4 памяти.
После появления на выходе элемента 14 задержки (фиг. 2) сигнала записи, на втором и, через элемент И 18, на третьем выходе блока 1 появляются сигналы, которые поступают на управляющие входы соответственно резервного 4 и основного 3 блоков памяти, 983752
20 разрешая запись по,заданному адресу информации, находящейся на информационных входах блоков 4 и 3.
Период времени. на который задерживается сигнал записи, поступивший . . на вход элемента 14 задержки (фиг. 2) и интервалы следования импульсов генератора 10 (фиг. 1) должны соответствовать следующим условиям ус д - 7 >
+ t. + 2t4+ max(t, t ),1О где t — время от начала обращения .304 к устройству до момента .Установки информации на информационные входы резервного блока 4 памяти; 15 и — время от начала обращения к устройству до переднего фронта тактового импульса генератора 10, задержка сумматора 9;
С вЂ” задержка блоков 2, 3 и 4, задержка коммутатора (принята одинаковой для всех трех коммутаторов 5, 6 и 12); 25 задержка блока 7, задержка сумматора 8, задержка регистра 13.
Запись информации в блок 2 памяти производится аналогично описанному.
При этом на второй вход элемента
"Неравнозначность" 16 (фиг, 2) поступает сигнал обращения к блоку 2 (фиг.1) памяти (например, единичным уровнем), формируя, совместно с задержанным сигналом записи, на первом и втором выходах блока 1 сигналы управления, разрешающий запись информации соответственно в блок 2 (фиг.1) и резервный блок 4 памяти.
Работа предлагаемого устройства 40 в режиме считывания аналогична работе известного устройства и отличает-. ся от работы в режиме записи только тем, что на первый, второй и третий выходы блока 1 (фиг. 2) сигналы уп- 45 равления записью не поступают, а на четвертом выходе появляется сигнал управления коммутаторами 5 и 6 (фиг.1) обеспечивающий считывание требуемой информации с выхода заданного блока 50
2 или 3 памяти через элементы И 11 по тактовому импульсу генератора 10 на выход устройства.
Таким образом, устройство обеспечивает воэможность записц достоверной информации в блоки 2 и 3 памяти и восстановления информации, записываемой,в один из этих блоков (при неисправности одного из блоков 2 или всех блоков 2-4, если адреса неисправных ячеек не совпадают) путем организации перед записью считывания информации из другого блока 2 или 3, формирования поразрядной суммы по модулю два считанной и записываемой информации и занесения этой суМмы в резервный блок 4 памяти.
Технико-экономическое преимущество предлагаемого устройства заключается в более высокой, по сравнению с известным надежности при использовании его в качестве ОЗУ.
Формула изобретения
1. Резервированное запоминающее устройство, содержащее основные и резервный блоки памяти, коммутаторы, блок контроля, первый сумматор по модулю два, группу эдементов И и генератор такToBHx импульсов, выход которого подключен к одним из входов элементов И группы, причем выходы первого основного блока памяти соединены с одними из входов первого и второго коммутаторов, другие входы которых подключены к выходам второго основного блока памяти, выходы первого коммутатора соединены с входами блока контроля и одними из входов треть его коммутатора, управляющий вход которого подключен к выходу блока контроля, а другие входы соединены с выходами первого сумматора по модулю два, входы которого подключены соответственно к выходам резервного блока памяти и к выходам второго коммутатора, выходы третьего коммутатора соединены с другими входами элементов И группы, выходы которых являются выходами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены блок местного управления, регистр и второй сумматор по модулю два, входы которого соединены соответственно с выходами третьего коммутатора и с информационными входами основных блоков памяти, а выходы подключены к информационным входам регистра, управляющий вход которого .соединен с выходом генератора тактовых импульсов, а выходы подключены к информационным входам резервного блока памяти, управляющий вход которого и управляющие входы основных блоков памяти и первого и второго коммутаторов соединены соответственно с выходами блока местного управления, входы которого являются управляющими входами устройства, информационными входами которого яв" ляются информационные входы основных блоков памяти.
2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок местного управления содержит элементы И, элемент НЕ, элемент "Неравнозначность" и элемент за.",ержки, выход которого соединен с первыми входами элементов И, а вход — с первым входом элемента "Неравнозначность", второй вход которого подключен к второму вхОду первого элемента и и вхо983752 ду элемента НЕ, выход которого соединен с вторым входом второго элемента И вход элемента задержки и вто1
Н 11 рой вход элемента "Неравнозначность являются входами блока, выходами которого являются соотв,тственно выходы
5 элементов И, элемента задержки и элемента "неравнозначность".
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
9 585459, кл. G 11 С 29/00, 1977.
2, Авторское свидетельство СССР йо заявке,9 2692866/18-24, кл. G 11 С 29/00,.1979 (прототип).
983752
Составитель Т. Зайцева
Редактор Н. ЛазаренкоТехред З.Палий Корректор И. Ватрушкина Заказ 9933/61 Тираж 622 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Иосква, Ж-35, Раушская наб., д. 4/5
Филиал ППП "Патент", r. ужгород, ул. Проектная, 4
