Устройство для моделирования адаптивного центрального нейрона

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ щ997053

Союз Советских.Соцналнстнческнх

Республик (61) Дополнительное к авт. свид-ву.— (22) Заявлено 27.04В1 (21) 3314510/18-24 с присоединением заявки М— (23) Приоритет-

Опубликовано 159283. Бюллетень Йо 6

Дата опубликования описания 1502ВЗ

)5$) М Кл.з

G 06 О 7/60

Государственный. комитет

С СС P но делам изобретений н,открытий (53)УДК681.333 (088i8) A.Н. Никитин., П.Г. Богач, A.Ä. Ряби ни

В AIРябинкнт 0 В Евдомниоэ M Ю В,Г (72) Авторы изобретения

Научно-производственное объединен и Киевский государственный унизерси (71) Заявители (54) УСТРОИСТВО ДЛЯ МОДЕЛИРОВАНИЯ

АДАПТИВНОГО ЦЕНТРАЛЬНОГО НЕИРОНА

Изобретение относится к аналогодискретному иоделированню свойств биологических нейронов и моиет быть использовано при создании адаптивных помехоэащитных искусственных нейронных структур инвариантного распознавания образов пространственно-временных потоков сильно зашумленных сигналов и,управлякзсих. устройств очувстзленных адаптивнйх интеллектуальжах роботов.

Известно устройство для моделирова» ния функциональных свойств биологического нейрона, содераащее блом формирования входных импульсов, генератор импульсов, блок дифференцирования, усилитель-формирователь выходных импульсов, пространственно-временной сумматор и блокк моделирования адаптации, стимула и реакции Включено к: Выключено p1).

Недостатком этого устройства является отсутствие псиехозащкщенности по входу устройства.

Наиболее блиэкии- к предлагаемому по технической сущности является устройство для моделирования нейрона, содерхсащее первый и второй пре образователи аналог-частота. Данное устройство моделирует свойства нейрона (,2

Недостатком этого устройства является отсутствие помехоэащищенности, присущее биологическому, нейрону.

Цель изобретения — повьваенке поиехоэащищенности устройства.

Поставленная цель достигается теи, 10 что в устройство, содерхсащее первый и второй преобразователи аналог— частота зведены элемент ИЛИ к блок памяти, выход которого соединен с первыми входами первого к второго преобразователей аналог — частота, вторые входы которых объединены и являются входои устройства, выход первого преобразователя аналог— частота соединен с первым выходом: о блока памяти и первым входом элемента ИЛИ и является первым выходои устройства, выход второго преобразователя:а1нцюг - частота подключен к второму входу блока памяти и к второму входу элемента ИЛИ и явля25 ется вторвва выходом устройства, третьим выходом крторого является выход элемента ИЛИ.

Первый вход первого преобразователя является тормозящим, а второй—

30 воэбудщ. Перв и вход в рого пре-—

997053 обраэователя является возбуждающим, а второй — тормозящим. Первый вход блока памяти, уаполненного на интеграторе, является возбуждающим, а второй -, тормоэящим.

Таким образом, введение блока па- 5 мяти,.работающего как интегратор, обеспечивает подавление параэитных высокочастотных составляющих входных сигналов .и, следовательно повышается .помехозащищенность устройства, а 10 введенный элемент ИЛИ расширяет Функциональные воэможности.

С первого выхода устройства снимается сигнал реакции Включено, со второго сигнал реакции Выключено и с третьего сигнал реакции Включено-выключено .

На чертеже представлена блок-схема устройства.

Устройство содержит первый преобразователь 1 аналог — частота со вхо. дами возбуждения и торможения, второй преобразователь 2 аналог — часTotB со входами возбуждения и торможения, блок памяти 3, к входу возбуждения которого подсоединен выход первого преобразователя 1, являющийся одновременно выходом реакции Включено, к входу торможения— выход второго преобразователя 2, являющийся одновременно выходом реакции Выключено . Выход блока памяти 3 подсоединен к входу торможения: первого преобразователя 1 и входу возбуждения второго преобразователя

2. K выходу преобразователей 1 и 2 35 подсоединен элемент ИЛИ 4, выход которого является выходом реакции Включено-выключено °

Устройство работает следующим образом. 40

На вход устройства поступает ана- " логовый сигнал в виде напряжения U или частоты импульсов К постоянной амплитуды и длительности, который воздействует возбуждающе на преобра- 45 зователь 1 и тормозяще на преобразователь 2. Одновременно с выхода блока памяти 3 аналоговый сигнал обратной связи У„воздействует тормоэяще на преобразователь 1 и возбуждающе на преобразователь 2. Преобразователь 1 входную сумму сигналов (Пс- Uw)преобразует в частоту f<„ импульсов постоянной амплитуды и длительности (реакция Включено ), а преобразователь 2 входную сумму сигналов 55 (U„- Ус) преобразует в частоту f постоянной амплитуды и длительности) (реакция Выключено ). Выходная частота Еипреобраэователя 1 на блок памяти 3 воздействует возбуждающе, а бО входная частота Е„ преобразователя 2 на блок памяти 3 воздействует тормоэяще. Следующая пара (преобразователь 1 — блок памяти 3) является информационным звеном 1-го порядка, б5 реагирующим с частотой Е„„на увеличение входного сигнала U, а следующая пара (преобразователь 2 — блок памяти 3) является информационным звеном

1-ro порядка, реагирующим с частотой й, на уменьшение входного сигнала U с

Наличие в замкнутых контурах этих пар интегрирующего звена в виде бЛока памяти 3, преобразующего сумму входных сигналов (й, — Е ) в напряжение обратной связи Ugg пропорциональное интегралу от алгебраической суммы возбуждающих и тормозящих импульсов N Ã(f, ) dt,, обеспечивает высокую помехозащищенность реакций Включено и Выключено .

Элемент ИЛИ объединяет реакции

К,(((Включено ) и f (Выключено ) в единую реакцию йключеновыключено, что расширяет функциональные возможности, так как позволяет получить на выходе устройства несколько реакций: Включено. f„„, Выключено f

Таким образом, благодаря введенным блокам и связям отношение сигнал— шум на выходе устройства увеличивается в 5 раэ, следовательно помехозащищенность устройства повышается во столько же раз.

Схемное решение позволяет выполнить предложенное устройство в интегральном исполнении, что значительно повышает надежность, уменьшает габариты и вес устройства.

Формула изобретения

Устройство для моделирования адап. тивного центрального нейрона, содержащее первый и второй преобразователи аналог — частота, о т л и ч а ющ е е с я тем, что, с целью повышения помехозащищенности, в него введены элементы ИЛИ и блок памяти, выход которого соединен с первыми входами первого и второго преобразователей аналог — частота, вторые входы которых объединены и являются входом устройства, выход первого преобразователя аналог — частота соединен с первым входом блока памяти и первым входом элемента ИЛИ и является первым выходом,устройства, выход второго преобразователя аналог — частота подключен к второму входу блока памяти и к второму входу элемента ИЛИ и является вторым выходом устройства, третьим выходом которого является выход элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ю 519730, кл. G 06 G 7/60, 1974.

2. Авторское свидетельство СССР

9 272681, . G 06 G 7j60, 1967 (прототип).

997053

Составитель A. ßèöêîâ

Редактор М,Петрова Техред Т.Фанта Корректор Е.Рашко

Заказ 978/68 Тиран 704 Подписное

ВНИЧПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, й- 35, Ра1яаская наб., д. 4/5

Филиал ППП Патент, r. Уигород, ул. Проектная, 4