Устройство для умножения

 

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ , содержащее два регистра сдвига , элемент И, счетчик и блок синхронизации , причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блойа синхронизации соединен с входами управления сдвигом первого и второго регистров сдвига, информационные входы регистров сдвига соединены с их выходами соответственно , второй вькод блока синхронизации подключен к входу управления i сдвигом счетчика, отличающееся тем, что, с целью расширения функциональных возможностей путем накопления суммы парных произведений, выход младшего разряда счетчика соединен с § . входом старшего разряда счетчика. (О

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

g(S9 06 Г 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2 1) 2939575/18»24 (22 ) 09.06.80

; (46) 30.03.83. Бюл. ¹ 12 (72) В. Л. Баранов (71) Ордена Ленина институт кибернетики АН Украинской CCP (53) 681. 325{088.8} (56) 1. Авторское свидетельство СССР

¹ 225560, кл. Q 06 F 7/52, 1967.

2. Авторское свидетельство СССР № 314205, кл. 5 06 7/52, 1969.

3. Авторское сВидетельство СССР № 299845, кл. Q 06 F 7/52, 1970, . (прототип)., {54) (57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее два регистра сдвиÄÄSUÄÄ 1008732 А га, элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блока синхронизации соединен с входами управления сдвигом первого и второго регистров

cpanxа, информационные входы регистров сдвига соединены с их выходами соответственно, второй выход блока синхронизации подключен к входу управления

;сдвигом счетчика, о т л и ч а ю щ е— е с я тем, что, с целью расширения функциональных возможностей путем накопления суммы парных произведений, выход младшего разряда счетчика соединен с ,входом старшего разряда счетчика, ой

1 1О

Изобретение относится к вычислительн технике и может быть использовано в цифровых вычислительных устройствах для умножения двоичных чисел.

Известно устройство для умножения, содержащее три регистра, сумматор, блок округления, блок знака, блок управления, триггеры и логические элементы (lj

Недостатком этого устройства для умножения является сложность реализации.

Известно также устройство для умножения, содержащее регистр сдвига, два счетчика-регистра, генератор импульсов, триггеры и элементы И (2)

Недостатки известного устройства обусловлены низким быстродействием и сложностью реализации.

Наиболее близким к предлагаемому по технической сущности является устройство для умножения, содержащее два регистра сдвига, элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блока синхронизации соединен с

Ьходами управления сдвигом первого и второго регистров сдвига, информационные входы регистров сдвига соединены с их выходами соответственно, второй выход блока синхронизации подключен к входу управления сдвигом счетчика f3)

Однако указанное устройство для умножения характеризуется ограниченными функциональными возможностями, что не

Ф .позволяет формировать сумму парных произведений.

08732 2 соединен с входом старшего разряда счетчика.

На чертеже изображена структурная схема устройства для умножения.

Устройство для умножения содержит два регистра 1 и 2 сдвига, счетчик 3, элемент И 4 и блок 5 синхронизации.

Выходы регистров 1 и 2 сдвига соединены с входами элемента И 4, выход которого подключен к счетному входу счетчика 3. Первый выход блока 5 синхронизации соединен с входами управления сдвигом регистров 1 и 2 .сдвига.

Информационные входы регистров 1 и 2 сдвига соединены с их выходами соотв-. ственно. Второй выход блока 5 синхронизации подключен к входу управления сдвигом счетчика 3, Выход младшего разряда счетчика 3 соединен с входом старшего разряда счетчика 3.

Устройство для умножения работает следующим образом.

Регистр 1 сдвига содержит 2 tl разрядов. Счетчик 3 имеет 2 и разрядов.

Младшие и разрядов регистра 1 сдвига содержит нулевые коды, а в tl старших разрядах регистра 1 сдвига расположен двоичный код первого сомножителя так, что младший разряд сомножителя распо- ложен в 2 П -м разряде регистра 1 сдвига, а старший п-й разряд сомножителя расположен в (2 и — VA )-м разряде регистра 1 сдвига, причем Al определяет диапазон представления сомножителей

0«X<2, щ< И

В младшие И разрядов регистра 2 сдвига записывается двоичный код второго сомножителя, что в первом разряде регистра 2 сдвига содержится младший

Бель изобретения — расширение . функциональных возмржностей устройства путем накопления суммы парных произведений.

Поставленная цель достигается тем, что в устройстве для умножения, содержащем два регистра сдвига, элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блока синхронизации соединен с входами управления сдвигом первого и второго регистров)сдвига, информационные входы регистров сдвига соединены с их выходами соответственно, второй выход блока синхронизации подключен к входу управления сдвигом счет. чика, выход младшего разряда счетчика

55 разряд второго сомножителя, rn-й разряд которого расположен в И-м разряде регистра 2 сдвига.

Исходное состояние счетчика нулевое.

Блок 5 синхронизации вырабатывает на первом выходе последовательность тактовых импульсов частоты 1, которые; поступая на входы управления сдвигом регистров 1 и 2 сдвига, сдвигают двоичные коды с выхода регистров l и 2 на входы элемента И 4. Блок 5 синхронизации вырабатывает также на втором выходе последовательность импульсов частоты 5/2 0- -1, период следования которых определяет длительность одного цикла вычислений, равного 20-1 тактов.

Поскольку регистр 2 сдвига содержитна один разряд меньше, чем регистр 1, то в каждом цикле вычислений осуществляется временной сдвиг разрядов двоичСчет в счетчике 3

Сдвиг в счетчике 3

Регистры l и 2

00000001

01000011

01010001

10101000

01000001

10100001

0101000K .

10 101000

01010100

0lll

Olll

0111

0111

0111

01 10

0111

0111

0111

OllO

0111

0111

0110

00010101

00001011

00010110

3 1008 ного кода сомножителя регистра 2 отно-, сительно разрядов двоичного кода регистра lе

В первом цикле вычислений на выходе элемента И 4 вьщеляется сигнал младшего разряда произведения, который записывается в младший разряд счетчика 3. После окончания первого цикла. вычислений сигнал второго выхода блока 5 синхронизации поступает на вход управления сдви- 1п

roM счетчика 3 и сдвигает код младшего разряда счетчика 3 в его старший разряд.

Во втором и всех последуюших циклах вычислений устройство для умноже- 1S ния работает аналогичным образом. При этом во втором цикле вычислений на входах элемента И 4 происходит совпадение кодов первого и второго разрядов сомножителя регистра l сдвига с вторым и первым разрядами сомножителя регистра 2 соответственно, в третьем цикле вычисления совпадают первый, второй и третий разряды сомножителя регистра 1 сдвига с третьим, вторым и первым раз- рядами сомножителя регистра 2 соответственно и так далее. На выходе элемента

И 4 в каждом 1 -м цикле вычислений формируется последовательность единичных сигналов произведения, вес которых соответствует разряду произведения, сов папаюшему в данном 1 -м цикле вычисления с младшим разрядом счетчика 3.

Счетчик 3 накапливает последовательность единичных сигналов, действуюших на вы3S

732 4 ходе элемента И 4, формируя в конце

1 -го цикла вычислений 1 -й разряд произведения, который по сигналу второго выхода блока 5 синхронизации сдвигается из младшего разряда счетчика 3 в его старший разряд. После 26 циклов вычислений в счетчике 3 формируются

2 и разрядов двоичного кода произведения двух чисел.

В процессе дальнейших вычислений устройство для умножения формирует в счетчике 3 сумму парных произведений

K. Х1 X> ° где K — количество циклов

Р1 11 2jP умножения.

После первого цикла умножения состояние счетчика 3 будет определяться двоичным кодом произведения двух чисел т

Q )(„.)(к, которому во втором цикле ,1 1 ДР умножения прибавляется вновь произве2 дение двух чисел E. X1> Х2 и т. д.

1 3У

Разрядность регистров 1 и 2 сдвига и счетчика 3, определенная через параметр и должна выбираться из диапазона представления сомножителей 0 Х < 2,П1 и диапазона представления результата так, чтобы выполнялось условие П 3 Al 1 р где 1 6 К 4. 2 Р

Пример . Формирование суммы

К двух произведений Z Х.1. Х 2, где

11 21 ) .

Х1 Olll, а Х 2 = 0110.

1008732

Регистры 1 и 2 Счет в счетчике 3 Сдвиг в счетчике 3

10101000 01010100 функциональных возможностей путем накопления суммы парных произведе ний.

Составитель В. Баранов

Редактор А. Огар Техред Т.Фанта корректор N. Шароши

Заказ 2339/59 Тираж 704 Подписное

ВНННпН Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

0111

0ll0

Olll

0111

0111

0l1l

Olll

0110

Технико-экономические преимущества предлагаемого устройства по сравнению с известным заключаются в расширении

00001101

01000101

01010001

01010001

10101000