Буферное запоминающее устройство

 

СОЮЗ СОВЕТСКИХ

- СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(50 6 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ. НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНРЫТИЙ (21) 3287552/18-24 (22) 13.02.81 (46) 30 ° 03.83. Бюл; 11" 12 (72) Д.Н. Давиденко, Б.Н. Куликов, Ю.А. Руденко, С.В. Солецкий, О.Д. Комиссаров и В.А. Победоносцев (53) 631.327.6(088.8) (56) 1. Авторское свидетельство СССР

И 497634, кл. G 11.С 11/02, 1977.

2. Авторское свидетельство СССР

11 515154, кл. G 11 С 9/00, 1978 (прототип). (54)(57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, информационные входы и выходы которого являются соответственно информационными входами. и выходами устройства, один управляющий вход накопителя подключен к выходу коммутатора, управляющие входы которбго подключены к соответствующим выходам блока управления, другие управляющие входы накопителя подключены к соответствующим выходам блока управления, информационные входы коммутатора подключены к выходам первого и второго адресных счетчиков, о т л и .ч а ю щ е е с я тем, что, с целью расширения области применения за

Л0„„1008793 А счет работы с информацией, представленной кадровыми структурами, оно содержит ключи, элементы сравнения, элементы И и триггеры, одни входы которых подключены к соответствующим выходам блока управления, выхо ды первого и второго триггеров подключены к одним входам соответственно первого и второго элементов И, другие входы которых подключены к одним выходам соответственно первого и второго ключей, выходы первого и второго элементов И подключены к одним входам соответственно первого и второго адресных, счетчиков, другие входы которых подключены к од" ним входам соответственно. первого и второго триггеров и к другим выхо.дам Соответственно первого и второго ключей, одни входы первого и второго ключей подключены к выходам соответственно первого и второго элементов сравнения, одни входы которых подключены к выходам соответственно первого и второго адресных счетчиков, другие входы элементов сравнения подключены к соответствующим выходам блока управления, другие входы ключей подключены к соответствующим входам блока управления.

08793

1 10

Изобретение относится к запоминаю. щим устройствам и может быть использовано в измерительных системах при сопряжении функциональных устройств, работающих с различными скоростями преобразования и передачи информации, имеющей кадровую структуру.

Известно буферное запоминающее устройство, содержащее накопитель с шинами записи и считывания, счетчики адресов записи и считывания (1) .

Существенным недостатком указанного устройства является низкая надежность работы при асинхронном поступлении импульсов записи и считывания на соответствующие счетчики от периферийных устройств передачи и приема сигналов.

Наиболее близким к предлагаемому является буферное запоминающее устройство (БЗУ), содержащее накопитель, счетчики адресов записи и считывания, выходы которых через коммутатор подключены к накопителю, при этом первые и соединенные между собой вторые входы накопителя и ком.мутатора подключены к блоку управления, соединенному с двумя входными шинами. Кроме того, входы и выходы обоих счетчиков подключены к блоку управления, два выхода которого соединены с выходными шинами, а к двум входным шинам подключен генератор импульсов (2j .

Недостатком известного устройства является узкая область применения, так как оно не может быть использовано для работы с информацией, имеющей кадровую структуру. Это объясняется тем, что в этом устройстве запись и считывание сигналов с БЗУ осуществляется произвольно, без согласования входных и выходных информационных структур со схемой управления накопителем, а также тем, что используемый рабочий объем накопителя не связан с числом кадровых структур сигналов, поступающих на

БЗУ. В измерительных системах с временным разделением каналов используют, как правило, режим работы, при котором все периферийные коммутаторы синхронизированы одним внешним низкочастотным маркером. Считанная с буферного запоминающего устройства информация, поступающая на один из каналов центрального приемного коммутатора, должна быть синхронизирована с информацией, поступающей

2 на другие входы этого коммуТатора;

Таким образом, источник информации на входе буферного запоминающего устройства имеет кадровую структу-. ру, При этом маркеры кадров входной и выходной информации. могут отли1 чаться как по частоте, так и по фазе.

Так как в известном устройстве нет привязки маркера информационного кад1р ра к адресу накопителя буферного запоминающего устройства как при записи, так и при считывании, невозможно правильно принять информацию, запомнить принятую информацию и передать

1 в центральный коммутатор.

Цель изобретения — расширение области применения устройства за счет возможности работы с кадровыми информационными структурами.

Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства, один управляющий вход накопителя подключен к выходу коммутатора, управляющие .входы которого подключены к соответствующим выходам блока управления, другие управляющие входы накопителя подключены к соответствующим выходам блока управления, информационные входы коммутатора подключены к выходам первого и второго адресных счетчиков, дополнительно введены ключи, схемы сравнения, элементы

И и триггеры, одни входы которых подключены к соответствующим выходам блока управления, выходы первого и второго триггеров подключены

40 к одним входам соответственно первого и второго элементов И, другие входы которых подключены к одним выходам соответственно первого и второго ключей, выходы первого и второго элементов И подключены к одним входам соответственно первого и второго адресных счетчиков, другие входы которых подключены к одним входам соответственно первого и второго о триггеров и к другим выходам соответственно первого и второго ключей, одни входы первого и второго ключеи подключены к выходам соответственно первой и второй схемы сревнения, э одни входы которых подключены к выходам соответственно первого и второго адресных счетчиков, другие входы схем сравнения подключены к соот793 о

55

3 1008 ветствующим выходам блока управления, другие входы ключей подключены к со" ответствующим входам блока управления..

На фиг. 1 представлена блок-схема буферного запоминающего устройства; на фиг. 2 - вариант выполнения ключа; на фиг. 3 - вариант выполнения блока управления; на фиг. 4 -. временные диаграммы работы устройства.

Буферное запоминающее устройство. содержит блок 1 управления, адресные счетчики 2 и 3, коммутатор 4, накопитель 5, схемы 6 и 7 сравнения, ключи 8 и 9, триггеры 10 и 11, элементы И 12 и 13, вход 14 сигналов записи, вход 15 сигналов считывания, вход 16 первых тактовых импульсов, вход 17 вторых тактовых импульсов, вход 18 маркера записи, вход 19 маркера считывания, выходы 20-23 блока управления, входы 24 и 25 ключа, выход 26 блока управления, выходы 27 и

28 ключа, выходы 29 и. 30 блока управления. Ключ содержит триггеры 31 и 32, а также элементы НЕ 33 и 34.

Блок управления содержит ключи 35-. 38, триггеры 39-42, дифференцирующие цепи 43-49, элементы НЕ 50-53 и кроссировочное поле 54. о

Устройство работает следующим:об" .разом. На входы 14-17 блока 1 управления поступают асинхронно соответствующие сигналы записи ЗП и считывания

СЧ (диаграмма 14 и 15, фиг. 4), им- пульсные последовательности ТИ1 и

ТИ2 (ТИ1 ТИ2) записи и считывания, разнесенные во времени (диаграммы 16 и 17, фиг. 4), на входы

18 и 19 - маркерю кадров записи И3 и считыванИя Ис информационных сигналов (диаграммы 18 и 19, Фиг. 3).

На выходных шинах 20 и 21 блока 1 с управления формируются соответствующие сигналы У1 и У2 (диаграммы 20 и

21, фиг. 4). При выполнении соотношений Т 11>ТИ+й и Т „)TH+t в течение длительности сигналов ЗП и СЧ при любых фазовых соотношениях между ними можно выделить один целый импульс записи У1 и один целый импульс считывания У2, разнесенные во времени. Поступая на коммутатор 4, эти, сигналы подключают код с выхода счетчика 2 адреса записи или счетчика 3 адреса считывания на адрес5

to

15 го

25 зо

З5 ные входы накопителя 5. Из импульсов

У1 и У2 на выходах 22, 25 и 26 блока 1 управления соответственно Формируются узкие стробы записи У3 (диаграмма 22, Фиг. 3) и по задним фронтам — тактовые импульсы У4 и У5 (диаграммы 25 и 26 фиг. 4). Кроме того, на выходах 29 и 30 блока 1 управления формируются маркеры И1 и

И2 (диаграммы 29 и 30, фиг. 4) по задним фронтам тактовых импульсов

У4 и У5, появляющихся первыми после

И и Ис соответственно. В исходном состоянии счетчики 2 и 3 и триггеры

10 и 11 находятся в нулевом состоянии, а на выходах схем 6 и 7 сравнения,,- низкий потенциал. Тактовые импульсы У4, поступающие на ключ 8, проходят с выхода.27 на вход элемента И 12, но так как íà erq втором входе запрещающий низкий потенциал, то на счетный вход счетчика 2 адреса записи они не поступают. Первый пришедший с выхода 29 блока 1 управления импульс У1 устанавливает триггер 10 в единичное состояние и разрешает прохождение тактовых импульсов У4 через элемент И 12 на счетный вход счетчика 2 адреса записи. Код с выхода счетчика 2 сравнивается на схеме 6 сравнения с заданным в блоке управления двоичным кодом (например, сформированного с помощью ПЗУ), который соответствует нескольким целым кадрам информации в битах. В момент совпадения кодов.на выходе схемы 6 сравнения появляется высокий потенциал, который переключает следующие тактовые импульсы У4 на установку счетчика 2 адреса записи и триггера 10 в исходное положение. При этом на втором входе элемента И 12 и на выходе схемы 6 сравнения установится низкий потенциал, и тактовые импульсы .У4 вновь поступят на счетный вход счет" чика 2 адреса записи после прихода на установочный вход триггера 10 первого импульса И1. Далее работа счетчика 2 адреса записи йовторяется. Таким образом, маркер кадра записи И1 синхронизирует работу счетчика 2 адреса записи.

Аналогичным образом счетчик 3.ад реса считывания синхронизируется маркером М2, поступающим с выхода

30 блока 1 управления на установочный вход триггера 11. Тактовые импульсы считывания У5 с выхода 26 бло-.

5 1008 ка 1 управления поступают на. вход ключа 9, управляемый по входу 24 сигналом с выхода схемы 7 сравнения.

После прихода на триггер 11 маркера

М2 тактовые импульсы с выхода 27 ключа 9 проходят через элемент И 13 на счетный вход счетчика 3 адреса считывания, выходной код которого сравнивается с заданным в блоке 1 управления (выход 23) на схеме 7 16 сравнения. После совпадения кодов следующий тактовый импульс считывания У5 устанавливает счетчик 3 адреса считывания и триггер 11 в исход" ное положение, а пришедший за ним 15 импульс И2 вновь разрешает прохождение тактовых импульсов У5 на счет" ный вход счетчика 3 адреса считывания и так далее.

Оба счетчика, и адреса записи и 2р адреса считывания, работают в циклическом режиме. На любом цикле всегда сохраняется соответствие между адресом накопителя и номером слова кадра информации. Так, всегда по пер- gs вому адресу накопителя записывается и считывается первое слово, по второму — второе и т.д. Это означает, что на выходе буферного запоминающего устройства сохраняются входные ЗО фазовые соотношения между информационным кадром и низкочастотным маркером.

В качестве ключей 8 и 9 использу" ются устройства, функционально представляющие собой переключатель с самоблокировкой. Оба ключа 8 и 9 работают одинаково.

В качестве примера рассмотрим работу ключа 9 управляющего счетчи- ® ка 3 адресов считывания.

На вход 26 ключа 9 поступает импульсная последовательность У5. Пока на входе 24 ключа, а следовательно, и на входе сброса триггера 31

41 держится низкий потенциал, на его инверсном выходе - высокий потенциал.

До прихода импульса на вход 26 ключа на прямом выходе 31 и инверсном выходе 32 триггеров высокие потенциа- ® лы, и вентиль первого триггера 31 открыт для прохождения тактовых импульсов У5, а вентиль второго триггера 32 - закрыт. Пока на входе 24 ключа 9 низкий потенциал, все им- И пульсы У5 проходят через вентиль триггера 31 и элемент НЕ 33 на выход 27 ключа 9, а следовательно, и

793 б на вход элемента И 13 (диаграмма 27, Фиг. 4).,При поступлении на счетный .вход адресного счетчика 3 предпоследнего импульса У5 на входах схемы 7 сравнения устанавливаются одинаковые коды, а на выходе появляется высокий потенциал (диаграмма 24, фиг. 4). Поступающий на вход переключателя последний импульс У5 .проходит через открытый вентиль триггера 32 и элемент НЕ 34 на выход 28 (диаграмма 28, Фиг. 4) ключа 9, сбрасывает счетчик 3 адреса считывания, а на выходе схемы 7 сравнения уста- навливается низкий потенциал.

Блок управления работает следующим образом.

В исходном состоянии триггер 39 находится в единичном положении, при этом импульсы последовательности

ТИ (диаграмма 16, фиг. 4), поотупающие на вход 25 ключа 35, не проходят на выход 27, так как на его управляющем входе 24 высокий потенциал. При поступлении на вход 14 блока управления сигнала записи ЗП (диаграмма 14, фиг. 4) происходит дифференцирование переднего фронта

ЗП (положительного) на дифференцирующей цепи 43; Этот импульс переводит триггер 39 в нулевое положение, на входе 24 ключа 35 появляется низкий потенциал, и первый после этого .приходящий импульс последовательности ТИ1 проходит на выход 27 ключа 35, устанавливает триггер 39 в исходное единичное состояние и проходит на выход 20 блока управления (диаграмма

20, фиг. 4). Таким образом, на выходе 20 блока управления формируются импульсы У1 с частотой сигнала записи ЗП и фазой импульсов ТИ1. На дифференцирующей цепи 44 из импульсов

У1 формируются узкие импульсы У3 (диаграмма 22, фиг. 4), поступающие на выход 22 блока 1 управления, а на инверторе 50 и дифференцирующей.цепи

45 по заднему фронту импульсов У1 формируются импульсы У4 (диаграмма

25, фиг. 4) ° Поступая на выход 25 блока 1 управления, импульсы У4 подаются также на вход 25 ключа 36, выход 27 которого соединен с входом триггера 40. На вход триггера 40 подаются импульсы М (диаграмма 18, фиг. 4). В исходном состоянии .до прихода импульса t1@ триггер 40 находится в единичном положении, а следовательно, на входе 24 ключа 36 высо7 1008793 8 кий потенциал и импульсы У4 не про- 17 и 19; фиг. 4} на ключах 37 и 3В, ходят .на выход 27 ключа 36. триггерах 41 и 42, дифференцирующих

В момент прихода импульса .М триг- цепях 47-49 и элементах HE 52-53 фор гер 40 переводится в нулевое положе мируются сигналы У2, У5 и И2 (диание, на входе 24 ключа 36 установит- з граммы 21, 26 и 30, фиг. 4), постуся низкий потенциал и первый пРишей" пающие на соответствующие выходы 21, щий на ключ 36 импульс У4 пройдет 26 и 30 блока 1 управления. на выход 27. и возвратит триггеР 40 . На выход 23 блока управления. Пер1ев исходное единичное положение, а дается параллельный двоичный код. на управляющем входе 24 ключа. 36 ус- >о В общем виде он может меняться по тановится высокий потенциал, эапре- командам с программно-временного чст" щающий прохождение импульсов У4 на Ройства, хранится в ПЗУ и считыватьвыход 27. Таким образом, на выходе ся в регистр. 8 частном случае, наи27 ключа 36 появляются импульсы с более просто реализуемом, код может частотой последовательности Иэ, сов- 15 устанавливаться с помощью кроссиропадающие по фазе с импульсами У4, вания перемычек на кроссировочном а по заднему фронту этих импульсов поле 54. на элементе НЕ 51 и дифференцирую- Как следует иэ описания работы щей цепи 46 Формируются импульсы М1, устройства, оно позволяет опериро,(диаграмма 29., фиг. 4), поступающие 20 вать с информацией, имеющей кадна выход 29 блока 1 управления. ювую структуру беэ фазовых искажеАналогичным образом по сигналам ний, Расширяет область применения считывания СЧ, ТИ2 и Мс (диаграммы 15 .буферного запоминающего устройства.

1008793

3008793

Fg

/4

И

/7

g2

f5

С4

1008793

/Ф Ю

6 СЧ

ff rN(t7 тис

О У/

tl И

° /Ф Ф,у

lg Me

1J Ю

N Ю

Фсх. cpi7

des. и 7

gaefl

Составитель

Редактор A. Власенко Техред И. Ге гель л таят

Ти аж

Корректор М. Коста р 592

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, И-35, Раушскал наб., д. 4/5 одписное

Филиат ППП "Патент ", г. Уигород, ул . Проектная, Д