Устройство для сдвига информации

 

УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ , .содержащее блок коммутаторов, первый вход которого соединен с выходом формирователя записи, перэый вход которого соединен с выходом.первого дешифратора,, вход которого является первым входом устройства, второй дешифратор, вход которого является вторым входом устройства, отличающееся тем, что, с целью повышения быстродействия, оно содержит первый, второй,:третий и четвертый коммутаторы, счетчик, первый и второй мультиплексоры, блок управления и регистр, причем выходы первой груп-ш первого коммутатора соединены с входами первой группы первого мультиплексора , входы второй группы котот рого соединены с выходами первой группы второго коммутатора, выходы первого мультиплексора являются выхоягаая первой группы устройства, а входы третьей группы соединены с выходами первой группы блока коммутаторов , выходы второй и третьей группы которого соединены соответственно с.входами первой группы первого и второго коммутаторов, входы второй которых соединены с входами четвертой группы блока коммутаторов и с соответствующими выходами регистра , соответствующие входы которого соединены с выходами второго мультиnjjeKcopa , входы первой и второй групп которого соединены с выходги и третьей группы соответственно первого и второго коммутаторов, а входы третьей группы являются входами первой группы устройства, входы третьей группы первого и второго комглутаторов являются соответственно входами второй и третьей групп устройства, выходы второй группы первого и второго коммутаторов являются соответственно выходами второй и третьей групп уст-, ройства, выход второго доиифратора соединен с первым входом третьего коммутатора, выход которого соединен с вторым входом блока коммутаторов, а второй вход соединен с первым выходом четвертого коммутатора и первым;§ входом блока управления, второй и сл третий входы которого являются третьим и четвертым входами устройства, четвертый вход блока управления соединен с первым входом четвертого коммутатора и является пятым входом устройства, второй выход четвертого i коммутатора соединен с третьим входом блока коммутаторов и пятым входом блока управления, шестой вход которого соединен с выходом первого де4 шифратора, первый выход соединенс о : пятым входом блока коммутаторов, и третий выходам - соответственно с первым и вторым входом первого кетлмутатора , четвертый и пятый выходы соответственно с первым и .торым входами второго коммутатора, шестой выход блока управления соединен с входом регистра и первым входом счетчика, второй вход которого является шестым входом устройства, а выход соединен с вторым входом четвертого коммутатора, второй вход формирователя записи соединен с выходом регистра, а третий вход является седьмым входом устройства, четвертый выход блока коммутаторов явпяется выходом устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (g) G -11 С 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР .

flO ДЕЛАМ ИЗОБРЕТЕНИЙ Ч ОТКРЫТИЙ (21) 3302361/18-24 ,(22) 19.06.81 (46) 23.04.83. Бюл.915 (72) Б.Г. Лысиков и A.Â. Яковлев (53) 681; 327.6(088.8) (56) 1. Авторское свидетельство СССР ,9 622079, кл. G 06 F.7/38, 1978.

2. Авторское свидетельство СССР

9 700865, .кл. G 06 F 7/385, 1979.

3. Патент США Р 4149263, :кл. 364/900, опублик. 1979 (прототип) (54}(57) УСТРОЙСТВО ДНЯ СДВИГА. ИНФОРМАЦИИ,.содержащее блок коммутаторов, первый вход которого соединен с выходом формирователя записи, первый вход которого соединен с выходом,первого дешифратора, вход которого является первым входом устройства, второй- дешифратор, вход которого является вторым входам устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит первый, второй,.третий и четвертый коммутаторы, счетчик, первый и второй мультиплексоры, блок управления и регистр, причем выходы первой гругчы первого коммутатора соединены с входами первой группы первого мультиплексора, входы второй группы кото: рого соединены с выходами первой группы второго коммутатора, выходы первого мультиплексора являются выходами первой группы устройства, а входы третьей группы соединенй с выходами первой группы блока коммутаторов, выходы второй и третьей группы которого соединены соответственно с входами первой группы первого и .второго коммутаторов, входы второй группы которых соединены с входами четвертой группы блока коммутаторов и с соответствующими выходами регистра, соответствующие входы которого соединены с выходами второго мультиплексора, входы первой и второй групп

„;SU,,1014 А которого соединены с выходами третьей группы соответственно первого и второго коммутаторов, а входы третьей группы являются входами первой группы устройства, входы третьей группы первого и второго коммутаторов являются соответственно входами второй и третьей групп устройства, выходы второй группы первого и второго коммутаторов являются соответственно выходами второй и третьей групп уст-. ройства, выход второго дешифратора соединен с первым входом третьего коммутатора, выход которого соединен с вторым входом блока коммутаторов, а второй вход соединен с первым выходом четвертого коммутатора и первыме входом блока управления, второй и третий входы которого являются третьим и четвертым входами устройства, чекверкый вход блока управления оое- С динен с первым входом четвертого, коммутатора и является пятым входом устройства, второй выход четвертого ф коммутатора соединен с третьим входом блока коммутаторов и пятым входом блока управления, шестой вход которого соединен с выходом первого де-. шифратора, первый выход соединен с пятым входом блока коммутаторов, вто рой и третий выходы — соответственно с первым и вторым входом первого ком мутатора, четвертый и пятый выходысоответственно с первым и вторым входами второго коммутатора, шестой выход блока управления соединен с входом регистра и первым входом счетчика, второй вход которого является шестым входом устройства, а выход соединен с вторым входом четвертого коммутатора, второй вход формирователя записи соединен с выходом регистра, а третий вход является седьмым входом устройства, четвертый выход блока коммутаторов является выходом устройства.

1014031

Изобретение относится к вычислительной технике и предназначено для сдвига информации на заданное число разрядов с соответствующим заполнением высвобождающихся позиций и может использоваться в ЭВМ,, вычислительных устройствах и приборах цифровой автоматики Гнапример, для построения АЛУ с плавающей запятой, умножителей, устройств деления, для выравнивания границ слов, считанных из памяти и т.п.)

Известно устройство для сдвига информации, содержащее несколько групп элементов И и ИЛИ, причем в каждом разряде одной группы содер- 15 жится два элемента И и один элемент ИЛИ (1).

К недостаткам этого устройства относится увеличение числа групп элементов И и ИЛИ при расширении 20 разрядности, что не позволяет строить его в виде БИС.

Известно также устройство для параллельного сдвига информаций, построенное из элементов И, ИЛИ, сгруппированных по разрядам в двух ярусах (2).

Недостатками этого устройства являются малые функциональные возможности (малое число типов сдвига) и сложность наращивания разрядности в случае, если устройство функционально и конструктивно оформлено

„в виде БИС.

Наиболее близким по технической сущности к изобретению является

35 устройство для сдвига информации, выполненное в виде БИС, содержащее блок коммутаторов, дешифратор типа сдвига, дешифратор шага сдвига, формирователь записи, вспомогательные 40 вентили управления, причем первые четыре блока функционально и конструктивно входят в БИС, а вспомогательные вентили представляют собой некоторУю аппаратуру обрамления 45

БИС 1З).

Однако известное устройство имеет недостаточное быстродействие при построении многоразрядных устройств для сдвига информации. 50

Цель изобретения - повышение быстродействия при построении многоразрядных устройств для сдвига информации.

Поставленная цель достигается тем, что устройство для сдвига информации,55 содержащее блок коммутаторов, первый вход которого соединен с выходом формирователя записи, первый вход которого соединен с выходом первого дешифратора, вход которого является пер- 60 вым входом устройства, второй дешифратор, вход которого является вторым входом устройства, дополнительно содержит первый, второй, третий и четвертый коммутаторы, счетчик, пер- 5 вый и второй мультиплексоры, блок управления и регистр, причем выходы первой группы первого коммутатора соединены с входами первой группы первого мультиплексора, входы второй группы которого соединены с выходами первой группы второго коммутатора, выходы первого мультиплексора являются выходами первой группы устройства, а входы третьей группы соединены с выходами первой группы блока коммутаторов, выходы второй и третьей группы которого соединены соответственно с входами первой группы первого и второго коммутаторов, входы второй группы которых соединены с входами четвертой группы блока комМутаторов и с соответствующими выходами регистра, соответствующие входы которого соединены с выходами второго мультиплексора, входы первой и второй групп которого соединены с выходами третьей группы соответственно первого и второго коммутаторов, а входы третьей группы являются входами первой группы устройства, входы третьей группы первого и второго коммутаторов являются соответст венно входами второй и третьей групп устройства, выходы второй группы первого и второго коммутаторов являются соответственно выходами второй и третьей групп устройства, выход второго дешифратора соединен с первым входом третьего коммутатора, выход которого соединен с вторым вхо-. дом блока коммутаторов, а второй вход соединен с первым выходом четвертого коммутатора и первым входом блока управления, второй и третий входы которого являются третьим и четвертым входами устройства, четвертый блок входами устройства, четвертый вход блока управления соединен с первым входом четвертого коммутатора и является пятым входом устройства,"второй выход четвертого коммутатора соединен с третьим входом блока коммутаторов и пятым входом блока управления, шестой вход которого соединен с выходом первого дешифратора, первый выход соединен с пятым входом блока коммутаторов, второй и третий выходы — соответственно с первым и вторым входом первого коммутатора, четвертый и пятый выходы — соответственно с первым и вторым входами второго коммутатора, шестой выход блока управления соединен с входом регистра и первым входом счетчика, второй вход которого является шестым входом устройства, а выход соединен с вторым входом четвертого коммутатора, второй вход формирователя записи соединен с выходом регистра, а третий вход является седьмым входом устройства, четвертый выход бло-

1014031 ка коммутаторов является выходом уст,ройства.

На чертеже представлена структурная схема устройства для сдвига инФормации.

Устройство содержит блок коммутаторов 1, представляющий собой совокупность блоков элементов И, формирователь записи 2, представляющий собой логическую схему формирования цифр замещения для записи в высво-.— бождающиеся разряды, первый дешифратор 3, обеспечивающий реализацию заданного типа сдвига, второй дешифратор 4, обеспечивающий реализацию заданного шага сдвига; первый комму- 15 татор 5, служащий для связи с подоб.ным сдвигающим устройством, расположенным слева, второй коммутатор 6, служащий для связи с подобным сдвигающим устройством, расположенным справа; выход устройства 7, соединенный с приемником сдвинутой информации; первый мультиплексор 8, обеспечивающий выдачу сдвинутой информации; регистр 9, служащий для кратковременного хранения сдвигаемой ин- . формации; второй мультиплексор 10, обеспечивающий прием сдвигаемой информации, вход устройства 11, соединенный с источником сдвигаемой информации, вход устройства 2, соединенный с подобным сдвигающим устройством, расположенным слева; вход устройства 13, соединенный с подобным сдвигающим устройством, расположенным справа; выход устройства 14, сое-З5 диненный с подобным сдвигающим уст1 ройством, расположенным слева; выход устройства 15, соединенный с подобным сдвигающим устройством, расположенным справа) вход устройства 16, 40 соединенный с внешним источником информации о величине шага сдвига; третий коммутатор 17, который по сути дела осуществляет блокировку сдвига; четвертый коммутатор 18, 45 который служит для выработки сигнала о необходимости осуществления расширенного шага сдвига (шаг сдвига превышает К); блок управления 19; вход устройства 20, соединенный с внешним источником сигнала начала

50 операции, вход устройства 21, соединенный с внешним источником информации о режиме работы, вход устройства 22, соединенный с внешним источником синхросигналов, счетчик 23, служащий для кратковременного хранения информации о расширенном шаге сдвига и для преобразования э ой информации (вычитания единиц из этой ин формации); вход устройства 24, соединенный с внешним источником информации о величине расширенного шага сдвига, вход устройства 25, соединенный с источником логического нуля, вход устройства 26., соединенный с 65 внешним источником информации о типе сдвига, выход устройства 27, соединен-. ный с внешним приемником сигнала ко ™ ца операции.

Устройство для сдвига информации . работает следующим образом.

По входу 21 поступает информация о заданном режиме работы устройства, которая приходит в виде 2-разрядного слова. Соответственно этому возможны четыре режима работы: режим одиночной работы, который задается кодовой комбинацией "00" на входе 21 режим

Р групповой работы в качестве головной секции, который задается кодовой комбинацией "01" на входе 21; режим групповой работы в качестве оконечной секции, который задается кодовой комбинацией "10" на входе 21; режим групповой работы в качестве сред-. ней секции, который задается кодовой комбинацией "11" на входе 21 °

Рассмотрим работу 24-разрядного сдвигающего устройства. 8 этом устройстве использованы три БИС, работающие в различных режимах: в режиме головной секции, в режиме средней секции и в режиме оконечной секции.

Покажем работу этого устройства на примере циклического сдвига вправо на деыять разрядов.

В начальный момент времени каждая

БИС приводится в исходное состояние: а) на входе 26 фиксируется кодовая комбинация "000", в результате чего дешифратор 3 формирует сигнал циклического сдвига вправо, .который поОту пает на шестой вход блока управления

19 коммутаторами, о б) на входе 16 фиксируется кодовая комбинация "010", в результате чего дешифратор 4 формирует сигнал сдвига на два разряда, который поступает на первый вход коммутатора 17; в) на входе 24 фиксируется кодовая комбинация "001" (расширенный шаг сдвига), которая записывается в счетчик (числа байт ) 23, в результа. те .:его коммутатор 18 формирует сигнал 01, который поступает иа первый вход блока управления коммутаторами

19. Заметим, что общий код по входам

24 и 16 равен общему шагу сдвигадесяти (001010).

Устройство запускается в работу импульсным сигналом начала операции, который поступает по входу 20.

Он устанавливает в единичное состояние триггер управления в блоке управления коммутаторами 19.

Одновременно по входу 11 на входной регистр 9 подается .разрядное число через второй мультиплексор 10, поступающее из внешнего источника сдвигаемой информации, В блоке управления коммутаторами

19 .с приходом сигнала Р1 вырабаты1014031 ваются следующие сигналы: Ч 7, который поступает на вход передающей части второго коммутатора б, в результате чего произойдет передача К-разрядного слова иэ входного регистра

9 на средк.ою секцию, и V 3, который поступает на вход приемной части первого коммутатора 5, в результате чего произойдет прием К-разрядного слова на входной регистр 9 из оконечной секции. .10

С приходом очередного синхросигнала по входу 22 на вход блока управ" ления коммутаторами 19 в последнем при наличии единичного состояния 15 триггера. управления вырабатывается сигнал Ч О, который вычитает единицу из содержимого счетчика числа байт

23, в результате чего его содержимое станет равным нулю, коммутатор 18 вырабатывает сигнал PO который поступает на первый вход блока управления коммутаторами 19 и на второй вход коммутатора 17.

В блоке управления коммутаторами

19 с приходом сигнала PO вырабатываются следующие сигналы: Ч 5, который поступает на вход передающей части второго коммутатора б и на пятый вход блока коммутаторов 1) и Ч 1, который поступает на вход приемной части первого коммутатора 5.

В коммутаторе 17 с приходом сигнала PO вырабатывается сигнал Н2, который поступает на вход блока коммутаторов 1. 35

В коммутаторе 18 по сигналу PO с приходом очередного синхросигнала по входу,22 вырабатывается сигнал

Р2,. который поступает на вход блока управления коммутаторами 19 и сбрасы-40 вает триггер управления в нуль, в результате чего сигнал ЧО вырабатываться не будет, и на вход блока коммутаторов 1, в котором по сигналам Ч 5 и .

Н2 произойдет сдвиг вправо информации, 15 поступающей на вход блока коммутаторов 1 .с выхода входного регистра 9, и одновременно формируется сигнал конца операции. Сдвинутая вправо

Hнформация DoRBJIsIPTcR HB BHxoQe бло- 50 ка коммутаторов 1 и через первый мультиплексор 8 поступает на внешний приемник сдвинутой информации по выходу 7. !

Выдвигаемые разряды появляются на выходе блока коммутаторов 1 и че- рез передающую часть коммутатора б поступают на среднюю секцию по выходу 15, а через приемную часть коммутатора 5 произойдет прием вы- 60 двинутых битов из оконечной секции по входу 12, которые через цепочку вход коммутатора 5 - выход коммутатора 5 поступают на вход первого мультиплексора 8 и далее на внеш 65 ний приемник сдвинутой информации по выходу 7.

Сигнал конца операции СКО с выхода блока коммутаторов 1 поступает на выход 27 БИС. Он информирует центральные Уу об окончании процесса сдвига и о воэможности приема сдвинутой информации с выходов 7 каждой БИС. Центральное УУ осуществляет прием информации на некоторий регистр за время приема, после чего снимает свои сигналы на входах

26 и 16 БИС. В результате этого принимают нулевые значения сигналы

РО, Н2, Ч 5 и Ч 1, а сдвигающее устройство приводится в состояние .готовности. Таким образом, время операции Т > является переменным, равным Тс э -„при минимальном шаге сдвига и ра™вйым Т В„, при максимальном (расширенном) шаге сдвига.

Работа средней Секции и работа оконечной секции полностью аналогична описанной работе головной секции.

Рассмотрим работу 24-.разрядного сдвигающего устройства, а также работу БИС в режиме одиночной работы при осуществлении остальных типов сдвига на указанный шаг сдвига.

Покажем осуществление арифметического сдвига вправо с заполнением освободившихся разрядов знаковым разрядом, который задается кодовой комбинацией 010 на входе 26, или логического сдвига вправо с заполнением освободившихся разрядов логическим нулем, который задается кодовой комбинацией 100 на входе 26. Дешифратор 2 расшифрует укаэанные коды и вырабатывает соответствующие сигналы.

Работа средней секции и работа оконечной секции будет аналогична описанной работе головной секции при выполнении циклического сдвига вправо.

Работа .головной секции и работа

БИС в режиме одиночной работы будут аналогичны описанной работе головной секции и работе БИС в режиме, одиночной работы при выполнении циклического сдвига вправо эа отличием, которое состоит в следующем для головной секции: а) в блоке управления коммутатсра« ми 19 с приходом сигнала Р1 сигнал ЧЗ не выраба"ывается из-за режима головной секции, и приема К-разряд ного слова на входной регистр 9

v через приемную часть первого коммутатора 5 из оконечной секции не проиэой. дегтю . б) в блоке управления коммутаторами 19 с приходом сигнала PO сигнал

Ч 1 нЕ вырабатывается, приема выдвигаемых разрядов из оконечной секции через приемную часть первого коммутато

1014031

4 п еж g юриеннику ра 5 на выходной мультиплексор 8 не произойдет (аналовично и для БИС-секции в режиме одиночной работы).

Покажем осуществление циклического сдвига влеьо, который задается кодовой комбинацией "001" на входе 26, в результате дешифраций которой дешифратор (типа сдвига) 3 формирует соответствующий сигнал, поступающий на вход блока управления коммутаторами 19. )0

Работа головной секции, средней секции и оконечной секции будет аналогичной описанной работе головной секции при выполнении циклического сдвига вправо, а работа БИС в режиме 15 одиночной работы будет аналогичной описанной работе БИС в режиме одиночной работы при выполнении цикличес. кого сдвига вправо.

- Однако для головной секции, сред- 20 ней секции и оконечной секции по сигналу S1 в блоке управления комму.таторами 19 с приходом сигнала Р1 вырабатываются следующие сигналы:

М8, который поступает на вход пере- . 25

,дающей части коммутатора 5, в результате чего произойдет передача К-разрядного слова из входного регистра

" на соседнюю левую БИС, V4„ который

БНИИПИ Заказ 3028/62

Тираж 592 Подписное

Филиал ППП "Патент", г. Ужгород, ул.Проектная,4 поступает на вход приемной части коммутатора 6, в результате чего произойдет прием К-разрядного слова из соседней правой БИС; в блоке управления коммутаторами 19 с приходом сигнала PO вырабатываются следующие сигналы: У6, который поступает на вход передающей части коммутатора 5 и на вход блока коммутаторов 1; 2, который поступает на вход приемной части коммутатора 6 (аналогично и для БИС в режиме одиночной работы).

По быстродействию предложенное устройство обеспечивает положительный эффект а составе многоразрядного сдвигающего устройства вследствие введения синхронизации и организации нежесткого "плавающего" рабочего времени операции сдвига при различной величине шага сдвига.

Предложенное устройство обеспечивает (квази) линейную зависимость времени операции- от шага сдвига.

Сдвиг на К разрядов осущеетвляется за время Тсс одного периода синхросигналов. Время Тсс должно превышать время асинхронного сдвига дан- ных одной БИС-секцией примерно на 10%.