Устройство для контроля параллельного кода на четность

 

1. УСТРОЙСТВО ДЛЯ КОНТ . РОЛЯ ПАРАЛЛЕЛЬНСШ КОДА НА ЧЕТНОСТЬ по. 9ВТ. св. № 883910, о т л и чающееся тем, что, с целью повышения быстродейспжия, оно содержит модификатор кода, группа информационных выходов которого соединена соответственно с группой еданичных разрядных BICO дов регистра, группа информационных входов и группа входов маски модификатора ..кода являются соответст1венно одноименными входш ш устро{1сгтва. 2. Устройство по п. 1, о т п и ч а ю ш е е с. я тем, что модификатор ко-, да содержит регистр кода, регистр маски и блок сумматоров по модулю два, привем перВЕЩ группа входов которого является группой информационных входов модификатора кода, вторая группа входов блока сумматора по модулю два соединена соответственно с группой выходов регистра маски, группа входов котсн рого является группой входов маски модификатора кода, группа выходов блока сумматора по модутпо два является групШ )й информационных выходов модифика (Л тора кода.

СОНИ СОВЕТСКИХ О Ц

РЕСПУБЛИК

3 с, 06 F 11/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

". ",.:1.,",,»; 5 «3 ) ! - - I

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (611 883910 (21) ЗЗ 59873/18-24

-(22) 05.12.81 (46) 30.04.83. Бкж. M 16 (72) В. А. Мельников, В. Г. Казанков к В. М. Плотников

:Т53) 681.3 (088.8) (56) l. Авторское свидетельство СССР.

¹ 883910, кл. 6 06 F-11/10, 1981 (прототип) . (54) (57) 1. УСТРОЙСТВО ДЛЯ КОН Г . РОЛЯ ПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТ КОСТЬ по. авт. св. № 883910, о т л ич а ю ш е е с я тем, что, с целью повышения быстродействия, оно содержит модификатор кода, группа информационных выходов которого соединена соответственно с группой единичных разрядных нхо-„„SU„„1015387 А дов регистра, группа информационных sxoдов и группа входов маски модификатора . кода являются соответственно одноименными входами устройства. .2. Устройство по п. 1, о т л и ч аю ш е е с я тем, что модификатор ко-. да содержит регистр кода, регистр мас= ки и блок сумматоров по модулю два, привем первая группа плодов которого является группой информационных входов модификатора кода, вторая группа входов блока сумматора по модулю два соединена соответственно с группой выходов регистра маски, группа входов которого является группой входов маски модификатора кода, группа выходов блока д сумматора по модулю два является груп- Е пой информажонных выходов модификатора кода.

С:

1015387

Изобретение относится к вычислительной технике и может быть использовано для проверки на четность информации, принимаемой в параллельном виде.

По основному авт. св. М 883910 известно. устройство для контроля параллельного кода на четность, содержащее группу элементов И, элемент ИЛИ, входы которого соединены с выходами блока элементов И, триггер, счетный вход которого соединен с выходом элемента

ИЛИ, выход триггера является выходом устройства, регистр, единичные выходы каждого разряда которого соединены с первыми входами соответствующих элементов И группы элементов И, элемент

И и элемент И-НЕ, причем нулевой выход каждого разряда регистра соедийен с одним из других входов каждого последующего т.е. по очередности опроса и исключая соответствующий разряду регистра элемент И) элемента И групйы элементов И и с соответствующим входом элемента И-НЕ, выход. которого соединен с первым входом элемента И, вто- 5 рой вход которого является входом тактовой частоты, выход элемента И соединен с управпякнцими входами элементов И группы элементов И, выход каждого элемента И группы элементов И соединен ЗО с входом установки в нуль соответствующего разряда регистра (1 ) .

Недостатком устройства является сравнительно низкое быстродействие, определяемое количеством единиц в конт ролируемом коде

В =NLP где 5 — условное быстродействие извесь ного устройства; 40

М вЂ” количество пачек кодов; „ - количество контролируемых кодов в пачке кодов;

Р— количество единиц в контполируемом коде. 45

Бель изобретения — повьпцение быстродействия устройства.

Указанная цель достигается тем, что в устройство дополнительно введен модифик" р к д группа информационных 5О выходов которого соединена соответственно с группой единичных разрядных входов регистра, группа информационных входов и группа входов маски модификатора кода являются соответственно одноименными входами устройства.

Кроме того, модификатор кода содрржит регистр кода, регистр маски и блок сумматоров по модулю два, причем первая группа входов которого является груп пой информационных входов модификатора кода, вторая группа входов блока сумматоров по модулю два соединена со ответственно с группой выходов регистр ра маски, группа входов которого является группой входов маски модификатора кода, группа выходов блока сумматоров по модулю два является группой информационных выходов модификатора кода.

Сущность изобретения состоит в модификации контролируемого кода на чеъность путем наложения на него кода маски и в уменьшении тем самым количества единиц в контролируемом коде, при этом .первоначальная четность (нечет ность) контролируемого кода не изменяется ..

На фиг. i изображена функциональная схеме устройства для. контроля параллельного кода на четность; на фиг. 2— функциональная схема модификатора ко, да.

Устройство для контроля параллельного кода на четность содержит модифика. тор 1 кода, регистр 2, группу 3 элементов И, элемент ИЛИ 4, триггер 5, элемент И-HE 6, элемент И 7; входы 8—

10 и выходы 11 и 12.

Модификатор 1 кода содержит регистр

13 кода, регистр 14 маски и блок 15 сумматоров по модулю два. Введение регистров. 13 и 14 кода и маски обусловлено необходимостью хранения контролируемого кода и кода маски на время модификации контролируемого кода с. помощью блока 15 сумматоров по модулю два.

Устройство работает следукщим образом.

В исходном состоянии элементы памяти модификатора 1 кода (регистр 13 кода и регистр 14 маски), регистр .2 и триггер 5 находятся в нулевом состоянии. Одновременно с подачей контролируемого кода íà rpyqpy информационных входов 9 устройства и записью его в регистр

13 кода на группу входов 10 маски поступает код маски, который записывается в регистр 14 маски. Регистр 13 кода и регистр 14 маски обычно имеют одинаковую разрядность, равную постоянной разрядности контролируемого кода и соответствующей разрядности кода маски.

При церемонной разрядности контролируемого кода разрядность регистров 13 и

14 кода и маски равна максимальной единицы в состояние нуля. Если.триггер

2,, находился в состоянии нуля а грит гер 2 — в состоянии единицы, то первый

2 тактовый импульс осуществит аналогичные

3 переключения триггера 5 и триггера 22 регисгра 2, пройдя соответственно через элемент И 32 и элемент ИЛИ 4. Т аким образом, процесс опроса начинается с того триггера, находяшегося в

14 состоянии. единицы, который имеет наимень ший индекс 1,2..., Аналогичным образом второй, третий и т.д. тактовые импульсы .через соотвеъ13 ствукюцие элементы И группы 3 и элемент ИЛИ 4 переключат последовательно триггер 5 иэ состояния единицы в состояние нуля, затем — иэ состояния нуля в состояние единицы и т.д. пока

20 все триггеры 2„, 2, ...; 2 регистра

2 не установятся в состоянйе кули.

При нулевом состоянии регистра 2 выходной сигнал элемента И-НЕ 6 запирает элемент И 7, на выход которого прек23 ращают поступать тактовые импульсы.

Процессе свертки контролируемого кода рпределения его четности или кечетности) прекращается. Результат свертки фиксируется триггером 5 и может быть счи34 тан для дальнейшего испапьзования с выхода 12 триггера 5.

Быстродействие (время контроля кода на четность) устройства будет определял ся как ь =xi(p-т) .

3$

2 где Т - количество маскируемых разрядов в контролируемом коде.

Очевидно, чу В > 5, при этом этносительный выигрыш в быстродействии определяется следующим образом

Nt,P P я

8 Nl» (P-Т} Р-Т

Таким образом, модификация контро > лируемого кода путем, маскирования определенных разрядов кода йозволяет умень. шить количество единиц и контролируемом коде и тем самым повысить быстродействие устройства и, следовательно, 34 эффективность системы контроля и вычислительной системы в целом.

3 10 разрядности контролируемого кода, Та;кую же-разрядность иыеет блок 15 сум,маторов по модулю два, каждый элемент которого представляет собой простейший одноразрядный (т.е. с одним выходом) с двумя входами сумматор модулю два.

Поступившие контролируемой код и код маски на блоке 15 сумматоров по модулю два поразрядно суммируются по модулю два. Модифицированный код (результат суммы по модулю два)с выхода модификатора 1 кода через его выход 11 записывается в регистр 2.

Возможен случай, когда будет полу чен нулевой модифицированный код. Это наиболее . удачное (эффективное) исполь-. зование принципа маскирования. При этом с регистра 2 на все входы элемента

И- НЕ 6. поступают сигналы, имеющие уровень логической единицы. На выходе элемента -HE 6 будет сигнал, соответ ствукяций уровню логического нуля. ко-. торый запирает элемент И 7 через его первый вход. Тактовые импульсы; поступающие на второй вход элемента И 7,.

- не проходят на его выход.

Таким образом, с выходов группы 3 элементов И через элемент ИЛИ 4 на вход триггера 5 не поступит ни одного импульса. Триггер 5 останется в исходном нулевом состоянии, что соответствует правильному определению четности контролируемого кода. °

Наиболее часто состояние регистра 2 будет отлично от нулевого и на выходе элемента И-НЕ 6 будет сигнал, со-.. Ответствующий . уровню логической . единицы,, который открывает элемент .

И 7 и разрешает прохождение, через него импульсов тактовой частоты для опроса разрядов регистра 2. Внача- ле опрашивается .триггер 2 регистра 2, затем — 22, далее - 23. Последним опре шивается триггер 2 . При этом, если тр гер 2. находился в результате модификапии контролируемого кода в состоянии единицы, первый тактовый импульс с выкода элемента И 3, группы.3 элемен-тов И через элемейт ИЛИ 4 переключит триггер 5 из состояния нуля в состояние единицы н одновременно с этим переклю чит триггер 2у регистра 2 из состояния

1 5387 4

1015387

l015387

Составитедь Б. Крыжановский

Редактор 10. Ковач Текред Й.йалекорей" Корректор С. Шекмар

Заказ 3217/46 Тирак 706 П оддисное

ВНИИПИ Государственного комитета, СС СР . ло дедам изобретений и открытйй

113035, Москва, Ж-.35, Раушская наб., д. 4/5

Фижйд ППП "Патент, r. Ужгород, ул. Проектная, 4