Устройство для контроля на четность двоичной информации

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НА ЧЕТНОСТЬ ДВСИЧНСЙ ИНФОРМАЦИИ , оооержашее регистр с п |1нфорMauHomibiMH н К кретропьвымв разрядами и блок сверпси по. модуто два, причем информаиионвЕые входы регистра являются информационными вхбдами устройства, выходы контрольных разрядов регистра, соединены с входами блока свертки по модушо два и являются группой выходов контрольных разрядов устройства, выход блока сверЕки по модулю два является контрольным вь1ходом устройства, о т л и ч а ю ш е е с я тем, что, с пелыо раоиирения футсаиональных возможностей за счет обеспечения контроля операции маЬасирования группы из m двоичных разрядов (где m - от 1 до п ), введен m разряд| й блок коррекции свертки, причем m информационных выходов ре гистра соединены .с соответствующими входами первой группы входов блока .коррекции свертки, перваягруппа выходов которого соединена с первой группой информационных ксодов блока свертки и является первой информационной группойвыходов устройства, входы кодов мао1СИ .устройства соедивены с соответствующими входами второй группы входов бло ка коррекции свертки, вторая группа выходов блока коррекции свертки соединена с второй группой елоаав блока свертки, (п - m ) информационных выходов регистра соедивены с третьей группой входов блока свертки и являются второй информационш й группой выходов устройства, вход контролыюго разряда кода масаен (О устройства соедивен с входом блока свёртки . 2. Устройство по п. 1 отличающее с я тем, что блок коррекции Ъвертки содержит две группы по m элементов И-НЕ, причем первая группа входо блока соединен с первыми входами соответствующих элементов И-НЕ первой и второй групп, выходы элементов ел шрвой группы соедивены с вторыми вхосо дами соответствующих элемевтов И-НЕ 00 00 второй группы и образуют первую группу выходов блока, вторая входов блока соедивена с вторыми входами ооот ветствующих элементов И-НЕ первой группы , выходы элементов И-НЕ второй группы ЯВЛ51ЮТСЯ второй группой выходов блока .

СОЮЗ ИЕЕТСНИХ

СФЮЛНОПМ

РЕСПУБЛИК

3 5п С 06 F 1 10

ОПИСАНИЕ ИЗОБРЕТЕНИ

К В 0РСИОМУ СЕИДКтильСтву

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3362О28/18-24 (.22) 10.12.81 . -(46) 30.04.83. Бюп. Ив 16 (72) Ю.Я.Версон, В.А.Кизуб, В.Г. Княжицын и Е.Я.Маргопин. (53) 681,3 (088.8) (56) 1. Сепперс Ф. Методы обнаружения ошибок в работе ЭЦВМ. М., «Мир, 1972, с. 71, 115-117.

2. Авторское свндетепьство СССР

14 530032, кл. Q.06 F 11/10 1976.

3. Авторское свндетепьство СССР И 382090, an. G:06 F- 11/10, 1973 (прототип) (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НА ЧЕТНОСТЬ ДВОИЧНОЙ ИНФОР«

МАЦИИ, содержащее регистр с и информационными и К контрольными разрядами и: бпак свертки по. модупю два, црнчем информационные входы регистра явпяются информационными входами устройства, выходы контрольных разрядов регистра соединены с входамн бпока свертки по модупю два и являются группой выходов контрольных разрядов устройства, выход блока свертки по- модупю два явпяется контрольным выходом устройства, о ти и ч a ..ю ш е е с я тем, что, с пепью расширения функциональных. всзможностей за счет обеспечения контроля операции макетирования группы из m двоичных разрядов (где rn - от 1 go в )., введен п разрядный блок коррекции свертки, : причем m информационных выходов ре,„Я0„„1015388 гистра соединены .с соответствующими входами -первой группы входов блока . коррекции свертки, первая группа выходов которого соединена с первой группой информационных входов бпока свертки и явпяется первой информационной группой. выходов устройства, входы кодов маски устройства соединены с соответствующими влоцамн второй группы входов бпока коррекциа свертки, вторая группа вью ходов бпока коррекции свертки соединена . с второй группой входов блока свертки, (И - m ) информационных выходов регист ра соединены с третьей группой входов блжа свертки и явпяются второй информационжэй грушюй выходов. устройства, saon Ko8rpoJIsBopo разряда кода Naca% устройства соединен с влодом блока свертки.

2. Устройство по п. 1, о т и и ч аю щ е е с я тем, что блок коррекции свертки содержит две группы по rn эпе- 8 ментов И-НЕ, причем цэрвац группа вхо-, МЙ доз блока соединена с первыми входами соответствукхцих эпементов И-НЕ первой © и второй групп, выходы эпементов И-НЕ первой группы соединены с вторыми входами соответствующих элементов И-НЕ второй группы и образуют первую группу «О ) выходов блока, вторая группа входов бпо- ОО ка соединена с вторымн входам» соо ветствующнх эпементов И-НЕ первой группы, выходы элементов И-НЕ второй груд пы яваяются второй группой выходов бпока.

1 1018

Изобретение относится к вычислитель ной технике и дискретной автоматике и может быть применено цля обнаружения одиночных ошибок при передаче или обработке двоичной информации. 5

Известны устройства цля контроля на чет ность цвоич ной и формации, соцержащю блок обработки информации, например регистр, сумматор, полусумматор и схе-; му свертки по модулю цва 13и (2..3 i fQ

Известные устройства обеспечивают контроль обработки двоичной информации в тех случаях, когда обработка представляет собой операции записи, суммирования, перецачи и хранения, поразряцного. сравне ния.

Укаэанные операции в вычислительных .устройствах производятся как над чнслами, так и нац командами управления операциями. При этом контроль операций производится путем их выполнения юц числами с контрольными раэряцеми, сопровождающими коды чисел или команд.

Однако в тех случаях, когда результат операции нац комаццой юобхоцимо видоизменить (замаскировать отцельные или все разряды мощь результата), а выходным сигналом устройства обработки информации является маскированный код

{отсутствует доступ к нэпосрецственному результату), теряется возможность конт-. роля операций, так как имеющийся конт-: рольный разряд не соответствует видоизмененному коцу.

Наиболее близким к предлагаемому по технической сущности является устрой З5 ство цля контроля на четность двоичной информации, содержащее регистр и обьецинэ нные в последовательную схему свертки по модулю цва элементы И и ИЛИ и ключи (З .

Известное устройство позволяет об наруживать одиночную ошибку s регистре, оцюко не обесйечивает контроль двоичной информации в случае маскирования разрядов регистра, так как контрольный 45 разряд регистра нэ хранит информацию о коде маски, и, следовательно, маскирование разрядов регистра исжазит результат свертки по модулю два. Кроме того, известное устройство само по себе не позволяет производить контроль пораэрщного сравнвния или суммирования в том случае, когда результаты этих операций маскируются.

Для облегчения контроля при маскировании с помощью известного устройства юобходиио дополнительно . вести блок свертки, так как основной блок

388 2 свертки при маскировании раэряцов будет выцавать неверную информацию об исправности блока обработки. Для получения об" щего сигнала исправности юобхоцимо бу цет организовать объединение выходов сигналов исправности в зависимости от режима работы, а также обеспечить ввоц коде маски в схему свертки и выдачу маскированного, результат а.

Таким образом, юцостаточные фужциоюльные воэможности известного устройства контроля влекут за собой сущес венное усложнэниэ устройства для контроля при маскировании результата, понижение его надежности и повышение вероятности отказа контрольного оборудования.

Цель изобретения - расширение функциоюльных возможностей устройства зе счет обеспечения контроля операции маокирования группы обеспечения контроля обрабатываемой информации из т цвоичных разрядов.

Поставленная цель достигается тем, что в устройство цля контроля на четность цвоичной информации, содержащее регистр с и информационными и К контрольными разрядами и блок свертки по моцулю цва, причем информационные вхоцы регистра являются информационными входами устройства, выходы контрольных разрядоврегистра соединены с входами блока свертки по модулю два и являются группой выходов контрольных. раэряцов устройства, выход блоке свертки по модулю два является контрольным выходом устройства, введе.н rn разрядный блок коррекции свертки, причем п информапионных выхоцов регистра соединены с ооответствукнцими входами первой группы вхоцов блока коррекции саертки, первая группа выходов которого соецинена с первой группой информационных вхоцов блока свертки и яв йется первой информационной группой выходов устройства, входы кодов маски устройства соециюны с соответствующими вхоцами второй группы входов блока коррекции свертки, вторая группа выходов блока:коррекции свертки соецинена с второй группой входов блока свертки, (ь-п4 информационных выходов регистра соеди- нвны с третьей группой входов блока свертки и являются второй информационной группой выхоцов устройства, вход контрольного разряда кода маски соединен с вхоцом блоха свертки.

Кроме того, блок коррекции свертки соцержит две группы по tn элементов И.

НЕ, причем первая группа вхоцов блока соецинена с первыми вхоцами cooTBBTGT

3 . 1018389 . 4 вующих элементов И-.НЕ жриой и второй.. одних и тех же сигюлов. При четном тп групп, выходы элементов И-КЕ первой — (количестве маскируемый разрядов) четгруппы соединены с вторыми входами ное количество едищш с выходов элемен-.. . соответствующих элементов И-КЕ второй тов 6 вэ искажает свертку, а при инвэр... груцпы и образуют первую.группу выхо- тированни четного числа разрядов эначе. sos блока, вторая группа входов блока . ние свертки сохраняется, при нечетном соедиюна с вторыми входами соответст- т свертка инвертнроваиных разрядов мевуюших элементов. И-HB первой группы, няет признак четности, а нечетиое коливыходы элементов И»НЕ второй группы честио единиц с выходов элементов -6 являются второй .группой выходов блока. 1ф восстанавливает. исходный признак четНа фиг. 1 представле.на блок-схема ности, apeanaraeMoro. устройства; на фиг. .2 и Следовательно, при отсутствии маски3 -. соответственно устройства для конт- . posasse выходы. элементов 6 ss только

Роля поразрядного сравнения и суммнро- не влияют .на.результат свертки, но и .иания с маскированИем. И позволяют получить требувмую полярность

Регистр 2. (фиг. 1) соединен по вы- приэюка четюсти. ходам маскируемых .Разрядов с первой . Таким образом, блок 2 позволяет блогруппой входов блока 2 коррекции сиерз ку 4 свертки сформироиать сигюл иоки, вторая группа входов которого coe- - плавности регистра 1 путем свертки ло динана с входом 3 коца маски, а. выходы-щ модулю два значений контрольных и кис первой и второй группами входов бло- формационных разрядов.

as 4 свертки по модулю диа. При маскировании некоторых или всех

Блок 2 коррекции содержит первую: разрядов блока обработки ю соотиетсти.вторую группы элементов И-Hp 5..и 6, . вуаяцие входы второй группы входов блолериые входы которых aosspso объеди- 2S ка 2:поступают с входов 3 коды макак . наны и соединены с первой группой ихо уровня логического О, устанавливая дов блока. Вторые входы элементов 5 > тем .самым уровень логической 1 иа соедиюны е второй группой входов бло- выходах соответствующих элементов Иае 2, а их выходы - c первой грушюй НЕ 5 и разрежая прохождение значений выходов блока 2 и вторыми входами эле-- разрядов блока 1 черей соответствующие ментов И-НЕ 6, выходы которых соеди- элементы Й-НЕ 6 на входы блока сверт . иены с второй группой иыходов блока 2. as В этом случае блик 2 можит быть

Первая группа выходов блока 2, являю-. условно- представлен иэ двух частей . .шихся информационными иыходами 7 уст- первая часть состоит иэ тех Разрядов, ройства, обеспечивает выдачу масииро- код маски которых равен 1 (маска от". ванных -разрядов блака обработки двоич-.. сутствует), вторая - иэ разрядов, код

35 иой информации, с пбмощью аторой груп- маски которых равен О . лы выходов блока 2 обеспечивается кор В первой группе разрядов на выходе рекпия свертки по модулю @aa при масаи- элемента 5 ..будут инверсные зючеиия ровании разрядов блока 1. йиформапионного кода, а на выходе эле.- .

46 р выходов 8 контрольных и пэ- . мента 6 - логическая 1 . Как п жазамас3сируемых разрядов регистра 1 coe-. Bo. выше, суммарное зючение свертки динана с третьей группой входов блока выходов элементов G,è 6 в этом случае

4 свертки, имеющей вход 9 контроля рзвно саерТае соответствующих ииформа маски..: . - пионных разрядов.

Устройство работает следующим o6- . Во второй разрядов на выхобЗ . разом. дах элементов удут единичные сигна.При oT,óô c ass маскирования на втс лыэ B HR выхода» eJlehfeHTQB 8 иниер рйе входы элементов И=НЕ 5, связанные Ые зючеиия информационного кода, т.е. с. входами 3 кода маски, подают уровень ситУапии BQNIox se PeccMOTPessoRe логической 1 . На входы схемы 4 евер- СУммарнсз значение свертки и этой тки поступают инвертированные элемента- чаСти Разрядов, а следовательно, и всей ми И-.НЕ 5 сигюлы е выходов регистра . свертки равно значению свертки инфор1, а также контрольные и немасскирУемые мационных разрядов. разряды. Таким образом, блок 2 при юличии

На выходах элементов И-НЕ 6 уста- маскиРования компенсирует влияние кода ювлииаются.потенциалы логической l., маски на результат свертки, так как с иак как на выходах этих элементов при- первой группы выходов блока 2 (выходы,, сутствуют прямые и инверсные значения элементов И-НЕ 5, на вторые входы кото-

5 1015 рык поступает код маски) на входы блока 4 свертки поступают уровни логичеокой "1", не искажающие результат свертки информационных и контрольных разрядов регистра 1 е S

Следовательно, при наличии маскирования схема 4 свертки также формирует сигнал исправности регистра 1 °

В устройстве для контроля один и тот же блок 2 помимо своей основной функ- >0 ции коррекции свертки при маскировании обеспечивает с помощью элементов 5 и

6 ввод кода маски, выдачу на выходы 7 при маскировании маскированных, а при отсутствии маскирования инверсных зна- 1% чений разрядои регистра 1, немаскируе мые разряды которого считываются с выходов 8, формирование требуемой полярности признака четности при отсутствии маскирования в случае четного или не- 20 четного количества масхируемых разрядов.

Пусть в регистре l (фиг. 1) записан код 11 с контрольным разрядом равным

1 (контроль на нечетность). При отсут- И ствии маски (на входы 3 поступает логическая "1") на выходах элементов 5 блока 2 будет код 00, на выходах элементов 6 блока 2 — код 11. На выходе блока 4 с учетом контрольного разряда 30 сформируется признак исправности работы регистра 1 в виде уровня логической

Nla

Ошибка в регистре 1 (выдача 0 вмес то l) изменит выходной код элементов

5, но не изменит выходной код элементов 6, что приведет к изменению четности единиц на входе блока 4 свертки, которое блок 4 зафиксирует, сформировав уровень логического "0 - признак неисправности.

Пусть в регистре 1 записан код 00 с контрольным разрядом равным 1. На выходах элементов 5 будет код 11, на выходах элементов 6 - код 11. С учетом контрольного разряда блок 4 свертки сформирует признак исправности - уровень логической 1 . При наличии ошибки (выдача блоком 1 вместо нуля единицы) изменится код на выходах элементов 5, код на выходах элементов 6 нв иэменится,и блок 4 свертки с учетом контрольного разряда сформирует признак неисправности - уровень логического 0 .

При наличии маски выходы тех элементов 5, на входы которых подается ну левой разряд кода маски, имеют уровень логической 1, а соответствующие эле менты передают на входы блока 4 свертМ& 6 ки инвертированные значения разрядов регистра 1, при этом инверсия не меняет четности сигналов по всем выходам weментов 5 и 6. При коде 11 и контроль» ном разряде равюм 1, записанных в регистре 1, и коде маски 00 на выходах элементов 5 будет код 11, на выходах элементов 6 - код 00. С учетом контрольного разряда блок 4 свертки сформирует признак исправной работы - уровень логической 1". При наличии ошибки в регистре 1 (вьщача 0 вместо 1 по одному из разрядов регистра) код на выходах элементов 5 не изменится (11), код на выходах элементов 6 изменится (01 или 10), что приведет к общему из- менению четности, фиксируемому блоком

4 свертки, который сформирует признак ( неисправной работы — уровень логичесзсого 0".

При коде 00 и контрольном разряде равюм 1, записанных в регистре 1, и коде маски 00 на выходах элементов 5 будет код 11, на выходах элементов 6код ll, что с учетом контрольюго разряда позволит блоку 4 свертки сформировать признак исправной работы — уровень логической 1 . При наличии ошибки в регистре 1 (выдача 1 вместо 0 по одному из разрядов) код на выходах элементов 5 не изменится (11), код на выходах элементов 6 изменится (10 или 01), что будет зафиксировано блоком 4 свертки.

Предлагаемое устройство позволяет обнаружить неисправности не только в регистре 1 обработки информации, ю и с определенной достоверностью неисправ-, ности в блоке 2 коррекции, т.е. частично проконтролировать операцию маскирования, так как схема свертки формирует сигнал Неверно" при возникновении одиночных ошибок типа Постоянный 0 на выходе в эпементах 5 и 6 либо ошибок . Постоянная 1 на выходе в элементах 5 . (без маскирования ) и .элементах 6 при маскировании. При соединении входа 9 контроля маоки с выходом "Неверно регистра маски (не показан) устройство обеспечивает такясе контроль кода маски, так как неисправность в цриеме маски, сопровож даемая изменением полярности сигнала

"Неверно регистра маски; вызовет изменение полярности сигнала "Верно (фиг. 1) на контрольном выходе устройства.

В устройстве дпя контроля поразряд-. ного сравнения двух двоичных чисел с

-1-0.1538 т.е.

MacKRposaHLLeM отдельных разрядов результата сравнения (фиг. 2) выходы схемы 1 поразрядного сравнения соединены с входами блока 2 коррекции свертки, состоящего иэ элементов И-HE 5 и 6, другие входы которого соединены. с вхо дами 3 кода маски, а выходы - с блоком

4 свертки, причем первая группа выходов является маскированными выходами year ройства. Схема 1 сравнения содержит 10 двухвхадовые сумматоры.по модулю два.

Контрольные разряды КР> и КР0 сра ниваемых чисел.А и В поданы на входы блока 4 свертки, имеющего вход 8 контроля маски. 1$

Свертка по модулю два разрядов кода результата поразрядного сравнения представляет собой инверсию суммы по модулю. два разрядов исходных чисел, т.е.

-адноэначю соответствует сумме по модулю два контрольных разрядов сравниваемых чисел. Поэтому блок 4 свертки с!формирует признак исправности работы схемы поразрядного сравнения Ф при от-сутствии маскирования (в этом. случае на первой группе выходов блока 2 коррекции присутствуют инверсные значения выходных .разрядов схемы 1 сравнения,- а

LLe второй группе выходов блока. 2 уровни логической 1, что схемой свертки воспринимается в совокупности как . P XV О Р р 0+ яОе л е л ь

Следовательно, вводя в свертку разрядов результата операции сравнения сумму по модулю два контрольных разрядов, можю обеспечить контроль операции пс разрядного сравнения.

Блок 4 свертки формирует признак исправнОЙ рабОты блока 1 в виде уровня логического "О», при необходимости приэsaK исправной работы может быть сформирован в виде уровня логической 1, для чего вход 8 подсоединяют к .уровню логической 1 ".

Пусть на вход схемы сравнения па50 ступают коды двух равных чисел, например 11, с контрольным кодом равным 1.

Так как оба сравниваемых числа рйвны,. то на выходе схемы 1 сравнения. будет нулевой код. При отсутствии маскирования на выходах элементов 5 блока 2 будет код 11, на выходах элементов 6 блока 2 - код 11. С учетом контрольных

8 8 код результата поразрядного сравнения н при четном, и при нечетном количестве маскнруемых разрядов),и при наличии маскирова,ния (в этом случае на первой группе выходов или части первой группы выходов блока 2, аналогично устройству по фиг. 1, присутствуют уровни логичеокой 1, а на второй группе выходов нли ее части — инверсные значения выходных разрядов схемы 1, что схемой блока 4 также воспринимается как код результата поразрядного сравнения и при четном, и при нечетном количестве маскируемых разрядов), так как в обоих случаях блок

4 сворачивает контрольные разряды goходных чисел и разряды кода результата поразрядного сравнения, в которых с помощью блока 2 KoppeKLLER компенсирбва- но влияние маски.

Действительно, если рбозиачить через

КРд KP б и КРд.1. контрольные коды операндов А, В и результата операции пс разрядного сравнения (сложение по моду, лю два) AQB, где А 0„+,с1 юс1 (+ Ь + то при контроле на нечетюсть

Кр„= „- „„О--О „ кр; — ъ„О+ь„„О... Еь„. и, следбвательно, .

bÄÄP+... о(„о „, разрядов входных чисел блок . 4 свертки сформирует признак исправюсти - уровень логического О, так как на входах блока

4 присутствует четное (6) число единиц.

При возникновении ошибки в схеме 1 сравнения, например, в:лервом разряде вместо 0 будет выдана 1, на выходе соответствующего элемента 5 будет уровень логического О, а на выходе соответствующего элемента 6 - уровень 1

На входах блока 4 свержи будет присутствовать нечетное число единиц (5). Схема 4 свертки сформирует признак неиоправной работы схемы 1 сравненияуровень логической 1 .

При наличии маскирования, например код маски 00, на выходах элементов 5 всегда будет уровень логической 1, на выходах элементов 6 - инверсные значе; иия разрядов кода результата операции по модулю два, т.е. 11 в соответствии с примером. Блок 4 свертки с учетом контрольных разрядов операндов сформирует признак исправной работы - уровень логического 0, так как на входах блока

9 1б183

4 присутствует четное число единиц. При возникновении ошибки в рабоме схемы 1 сравнения, например, во втором разряде вместо О будет. выдана 1, на выходе со ответствующего элемента 6 будет уровень логического О . На выходах элементов

5, находящихся под воздействием кода маски, присутствует коц 11, Общее число единиц (с учетом контрольных. разрядов) равно 5, т.е. нэчетно, блок 4 свертки to сформирует признак неисправной работыуровень логической 1

Таким образом, блок 2 коррекции, состоящий из элементов 5 и 6, и блок 4 свертки обеспечивают контроль схемы 1 1S сравнения как при отсутствии, так и при наличии маскирования.

В устройстве цля контроля сумматора с маскированием результата суммирова- > ния (фнг. 3) выходы суммы сумматора

1 с первой группой .входов блока 2 коррекции свертки, вторая грутпта входов которого соединена с шиной кода маски 3, а выходы - с входами блока 4 свертки, другие входы которой соединены с выходами переносов сумматора и с контроль ными разрядами суммируемых чисел, Свертка по модулю два разрядов кодов ур суммы и переносов представляет собой сумму по модулю два разрядов кодов суммнруемых чисел, т,е. однозначно соответствует сумме по модулю два контрол ных разрядов слагаемых. Поэтому аналогично фиг. 1 и 2 блок 4 сформирует, признак исправной работы сумматора 1 при отсутствии и наличии маскирования результата суммирования, так как схема

4 сворачивает по модулю два значения переносов сумматора, контрольные разряды исходных чисел и маскированные разряды кода суммы, в которых компенсировано влияние кода маски с помощью блока

2 коррекции свертки. При отсутствии маскирования схема 4 свертки суммирует по модулю два инверсные значения разрапоа суммы 5 (S =. Sp g -, S z q е ° ° °

51), поступающие с выходов элементов

5 блока 2, постоянные логические уровни 30

1, поступающие с выходов < элементов

6 блока 2 и компенсирующие в свертке инверсию разрядов суммы S, переносы сумматора 1 Р„, Рд.„..., Р© и контрольные .разряды КР, и КРц операндов.

А и В (А с,с д 1, "»Q<> В ю, М

Ь„„, ...,Ъ1). Так как сумма по модулю два переносов P и контрольных разрядов КР и КР однозначно определяет

10 сумму по модулю два разрядов суммы . (действительно, Р Q+p О+. SPQ+w 0+ =P„Q+

Q+P „Q---Q+P,Q P„® P = О „Q+ .(+ ... Q+ +p Q (о „Q++ à „Q+ +Q+ Ä }0++

Q ÄQ ÄQ Р, =S„,„О „O„„-.. ...OSÄ, то суммирование по модулю два указанных сигналов позволяет обнаруживать оди-.ночную ошибку либо в zone суммы 5., либо в коде переносов, фиксируемую блоком 4 свертки.

Например, пусть на вход сумматора поступают числа A ll и В. 11 с контрольными разрядами равными 1 и перенос Pс = О. Переносы, которые образуются s сумматоре, равны: ;,=О, V =a„t l.l-l, В,=с -1-1-1»

Сумма чйсел А и В равна 11О,Гв соотг» ветствии с обозначениями фиг. 3 разряды . суммы будут расположены как 011).

С выходов элементов 5 блока 2 по- ступает код 100.

С выходов элементов 6 блока 2 по ступает код 1 1 1.

С выходов переносов P, ..., P поступает . коц 110.

° С контрольных разрядов поступает коц

1" 1, Сумма единиц на входак блока 4 свертки четна.

Блок 4 свертки .выработает признак исправной работы сумматора - уровень . логического О .

Пусть в сумматоре возникла ошибка и сумма чисел имеет вид 1 f 0 (О (О (0)

1 по фиг. 3). Тогда с выходов.элементов 5 блока 2 поступает код 1 (1 . О, с выходов элементов 6 - ill, с выходов переносов - 110, с контрольных раэря дов - 11. Сумма-единиц нечетна и блок

4 свертки выработает признак неисправности - уровень логической «1 .

При наличии маасирования на выходах элементов 5 блока 2, соответствующих нулевым разрядаь кода маски, присутствуют уровни логической 1, . на выходах соответствующих элементов 6 инвероные значения разрядов суммы S, причем инверсия компенсируется в свертке уровнем "1 с выхода соответствующего эле мента 5. Пусть код маски 000. То да, 11 10183 в соответствии с прнведенным примером на выходах элементов 6 - код 100 (цо» разрядная инверсия кода суммы 8 110, нлн 011 в обозначениях фнг. 3), на выходах переносов - 110, контрольные раз- 5 рады Имеют значения 11. Блок 4 свертки сформнрует признак исправной работыуровень логического 0 . При наличии ошибки в коде суммы, например, в первом разряде вместо 0 будет 1 (т.е. сумма имеет вид 11 (1) нлн по фнг. 3 (1) 11), на выходах элементов 8 будет кад 111, выходйх элементов 6 — (О) 00, . выходах переносов - 110, контрольных разрядов - 11. Блок 4 свертки сформирует признак . Ивнсправностн - уровень логической .1, тах как чнсло еднннц на ее входах нечетно.

Таким образом, блок 4 сверткн сов- 2e местно с блоком 2 коррекпнн евертки позволяет осушествлять контроль сумма-.тора как прн налнчнн, так н прн отсутствнн . маскировання без дополннтельного оборудования.. 25

Техннко-экономическая эффектнвность предлагаемого устройства по сравнвнню с прототипом заключается в рацинреннн функциональных возможностей устройства 30 за счет обесявченна контроля пан маскиФ

88 12 рованни результата обработки двоичной информации, Это достигается введением в устрой» ство контроля блока коррекцнй свертки, с помошью которого компенснрувтса влияние кода маски на результат сверткн по модулю два. Блок коррекцнн свертки содержит удвоенное (по чнслу маскнруемых разрядов) число элементов И-НЕ, першите входы которых попарно объедннвны н являются входами блока коррехцнн, выходы элементов И-НЕ являются его выходами. Помимо коррекцнн свертки блок коррекцнн обеспечнвает ввод хода маскн н выработку маскированных значеннй выходной информации, а также формированне требуемой полярностн сигнала исправности прн отсутствнн. маскирования.

Ж шенне оиерацнй ввода маски, выработкн маскированных -знащннй и коррехцнн . свертхн в одном .блоке позволяет обеопечнть расширенные функциональные возможностн без существенного увеличения оборудования устройства.

Расширение функцнональных возможнос тей предлагаемого устройства достнга-.I ется также тем, что оно может быть нопользовано для контроля разлнчных вьtчислительных опврацнй таких как, например, храненне н.передача информации, пс

-paapaaHoe сравнение, суммирование.

1015388

iO1:S3ie

Составитель И. Сигалов

Редактор Ю. Ковач Техреа С.Мигунова, Корректор С. Шекмар

Заказ 3217/46 Тираж 706 Подписное

ВНИИПИ Государственного «оыитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул..Проектная, 4