Устройство для контроля постоянной памяти

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСТОЯННОЙ ПАМЯТИ, содержа11{ее блок контроля по чётности входы первой группы которого являются ИНфО{М 1а- : даоннщгш входги«н первой группы устройства , входы второй труппы блока контроля по четности соединены со входгми первой группы селектора i и являются информационными входаitm второй группы устройства, входы второй группы селектора соединены со входами первой группы блока кодирования и выходами первого дешифратора, входы которого соединены со входа1«1 второй группы блока кодирования и являются управляющими входами устройства, выходы блока кодирования соединены со входами первой группы блока сравнения , Bxoiai второй группы которого соединены с выходами первой группы блока контроля по четности , второй группы которого соединены со входами второго дешифратора, вшсоды которого соединены со входазиш первой групшл . блока фор«шрователей четности, входы второй группы которого соедине ны с выходами селектора, а выхода являются ин4|О{ 4ацнонными выходами устройства, отличающееся тем, что, с целью упрощения устройства, выжод блока сравнения соединен с управляюс им входом второго де11Шфра1 ора. ьэ со INS OP

СОЮЗ СООЕТСЙИХ

MWtlN

РЕСПУБЛИК

O% (11) У(5)) 6 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСХДМРСТИЕННЫЙ НОМИ %Т СССР

Ж (21) 3373558/18-24 (22) 29.12.81 (46) 15.07.83. Бюл. 9 26 (72) В.К. Коноаелько (71 ) Иинский радиотехнический институт (53) 621.327. 6(088 ° 8) (56) 1. Хетагуров Я.A. и Руднев Ю.П.

Повышение надеиности цифровъис устройств методами избыточного кодирования. )4., "Энергия", 1974, с.51-56.

2. Авторское свидетельство СССР

В 596118, кл. 6 11 С 29/00, 1978 (прототип). (54}(57) уС 1 РОЙС 80 +58 KOHTPOJN

ПОС ЙОИННОИ ПАИЯТн, содериащее блок контроля по четности входы первой группы которого являются информационнюеи входами первой группы устройства, входы второй группы блока контроля но четности соединены со входами первой группы селектора: и являются информационными входами второй группы устройства, входы второй группы селектора соединены со входаьж первой группы блока кодирования и выходами первого дешифратора, входы которого соединени со входами второй группы блока кодйрования н являются управляющими входами устройства, выходи блока кодирования соединены со входами нервой группы блока сравнения, входы второй группы которого соединены с выходами первой группы блока контроля по четности, выходы второй группы которого соединены со входами второго девжфратора, вжоди которого соединены со вкодамн первой группы, блока формирователей четности, âõî- ф ды второй группы которого соедине ны.е выходами селектора, а выходи являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, выход блока сравнения й) соединен с управляющим входом второго дешифратора.

10 29231

Изобретение, относится к вычисли-. тельной технике и может быть использовано для контроля постоян.ных запоминающих устРойств, выпол.ненных по интегральной технологии.

Известны устройства для контроля постоянной памяти, позволяющие производить коррекцию любого одного отказа элемента памяти на основе использования кода Хэмминга $1j.

Однако эти устройства характеризуются высокой сложностью схем коррекции, увеличивающейся при увеличении числа информационных разрядов.

Ф

Наиболее близким по технической сложности и схемному решению к изобретению является устройство для контроля постоянной памяти, содержащее блок контроля по четности, селектор, блок кодирования, дешифраторы., блок сравнения и позволяющее исправлять один любой отказ элемента памяти в каждом слове матрицы постоянной памяти 1 2).

Однако подобное устройство не позволяет исправлять ошибки в постоянной памяти нри словарной органиэации накопителя и приводит к большим аппаратурным затратам при контроле постоянной памяти со словарной организацией.

Целью изобретения является упрощение устройства.

Поставлемная цель достигается тем, что устройство для контроля постоянной памяти, содержащее блок контроля по четности, входы первой группы которого являются информационными входами первой группы устройства, входы второй группы блока контроля по четности соединены со входами первой группы селектора и являются информационными входами второй группы устройства, входы второй группы селектора соединены со входами первой группы блока кодирования и выходами первого дешифратора, входы которого соединены со входами второй группы блока кодирования и являются управляющими входами устройства, выходы блока кодирования соединены со входами первой группы блока сравнения, входы второй группы которого соединены с выходами первой группы блока контроля по четности, выходы второй группы которого соединены со входами второго дешифратора, выходы которого соединены со входами первой группы блока формирователей четности, входы второй группы которого сое.динены с выходами селектора, а выходы являются информационными выходами устройства, дополнительно выход блока сравнения соединен с управляющим входом второго дешифратора.

На чертеже представлена функциональная схема устройства.

Устройство для контроля постоянной памяти, содержащее блок контроля по четности 1, входы первой группы которого являются информационными входами первой группы устройства, входы второй группы блока контроля по четности 1 соединены со входами первой группы селектора 2 и являются информационными входами второй группы устройства, входы второй группы селектора 2 соединены со входами первой группы блока кодирования 3 и выходами первого дешифратора 4, входы которого соединены со входами второй группы блока кодирования

3 и являются управляющими входами устройства, выходы блока кодирования 3 соединены со входами первой группы блока сравнения 5, входы второй группы которого соединены с выходами первой группы блока контроля по четности 1, .выходы второй группы которого соединены со входами второго дешифратора 6, выходы которэго соединены со входами первой группы блока формирова. телей четности 7, входы второй группы которого соединены с выходами селектора 2, а выходы являются информационными выходами устройства, выход блока сравнения 5

З5 соединен с управляющим входом второго дешифратора б.

Устройство работает .следующим образом.

При считывании сигналы с блока постоянной памяти на чертеже не показан поступают на селектор

2 и блок контроля по четности 1, на выходе которого образуются контрольные соотношения кода Хэмминга. Наряду с этим блок кодирования 3 формирует на своих выходах сигналы, которые соответствуют синдрому опрашиваемого столбца.

При этом если в блоке памяти есть ошибки, т.е. входные сигналы на блоке сравнения 5, поступающие с блока 1, не равны нулю и совпадают с выходными сигналами с блока кодирования 3, то блок сравнения

5 вырабатывает единичный сигнал, который откроет дешифратор 6. На входы дешифратора 6 поступают сигналы со старших разрядов блока 1, которые указывают в каком из групп опрашиваемых моментов памяти хранится искаженная информация. Тогда выходной сигнал с дешифратора б производит исправление ошибки с помощью блока формирователей четности 7.

1029231. Составитель Г. Бородин

Редактор М. Товтин Техред K.Èíöüî Корректор С. Черни

Заказ 4988/49 . Тираж 594 . Подписное .

ВНИИПИ Государственного комитета ". СССР по делам изобретений и открытий

113035. Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г. Ужгород, ул. Ироектная, 4

Технико-экономическое преимущество устройства для контроля посто" янной памяти заключается в сокра1 щении аппаратурных затрат при необходимости корректировать ошибки в з апомин ающем устройстве со словарной -организацией накопитеЛЯ,