Цифровой фурье-преобразователь

 

1. ЦИФРОВОЙ ФУРЬЕ-ПРЕОБРАЗОВАТЕЛЬ , содержащий квантовател вход которого является входом цифрового Фурье-гГреобразователя, К последовательно соединенных элементов задержки (К - число коэффи- . циентов преобразования), К элементов И, выходы которых подключены к входам блока счетчиков, коммутатор , блок адресации, усреднитель, блок памяти, выход которого подключен к первому информационному входу усреднителя, сумматор по модулю два, блок синхронизации, первый выход которого подключен к . синхронизирующему входу квантователя и информационному входу первого элемента задеэржки, второй выход блока синхронизации подключен к синхронизирующим входам элементов задержки, третий выход блока синхронизации подключен к пёрво- . му синхронизирующему входу блока адресации, отличающийс я тем, что, с целью упрощения Фурье-преобразователя,- он содержит регистр отсчета, блок преобразования кода в частоту, элемент ИЛИ, К триггеров, причем выход квантователя подключен к входу регистра отсчета, знаковый выход регистра отсчета подключен к первому входу элемента ИЛИ, информационный выход регистра отсчета подключен к входу блока преобразования кодэ в частоту , выход которого подключен к первым входам элементов И, выходы элементов задержки подключены к нулевым входам соответствующих триггеров , выходы которых подключены к вторым входам соответствующих элементов И, выхрды блока счетчиков через коммутатор подключены к второму информационному входу усред- . Нителя, аЛресный выход блока адресации подключен к управляющему входу коммутатора, знаковый выход блока адресации и выход элемента ИЛИ через сумматор.по модулю два подключены к управляющему входу усреднителя, выход которого подклюсл чен к входу блока .памяти,, выход бло-, ка памяти является выходом цифрос вого Фурье-преобразователя, первый выход блока синхронизации подключен а к второму входу элемента ИЛИ, к второму синхронизирующему входу блока адресации и к единичнь м входам тр иггеров. 2. Цифровой Фурье-преобразователь поп.. .1, отличающийс.я 4; ОО тем, что блок адресации содержит счетчик, три сумматора, вычитатель, дешифратор, схему сравнения и реда да оо гистр констант, приче.м синхронизирующий вход первого сумматора и вход счетчика являются соответственно первым и вторым синхронизирующими , входами блока адресации, выход счетчика подключен к первому информационному входу первого сумматора, выход которого подключен к первым входсьм схемы сравнения и вычитателя , первые информационные -входа) второго и третьего сумматоров подключены к соответствукицим выходам регистра констант, выходы .второго и третьего сумматоров подключены к вторым входам схемы сравнения и вычитателя соответственно, выход

„.Я0„„1043663 А союз соВЕтсних

СОЦИАЛИСТИЧЕСНИХ

ЩСПУБЛИН

3(51) G 06 .F 15 332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСН0МУ СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный номитет сссР

ПО делАм изОБРетений и ОтнРытий (21) 3426982/18-24 (22) 14„04.82 (46) 23.09.83. Бюл. Р 35 (72) В.И. Якименко (71) Ленинградский ордена Ленина электротехнический институт имени

В.И. Ульянова(Ленина 1 (53) 681.3(088.8) (56) 1. Авторское. свидетельство СССР

Р 657368, кл. G 01 R 23/16, 1977.

2. Авторское свидетельство СССР

Р 669295, кл. G 01 R 23/00, 1979 (прототип). (54)(57) 1. ЦИФРОВОЙ ФУРЬЕ-ПРЕОБ-

РАЗОВАТЕЛЬ, содержащий квантователь вход которого является входом цифрового Фурье-преобразователя, К последовательно соединенных элементов задержки (К вЂ” число коэффициентов преобразования), К элементов И, выходы которых подключены к входам блока счетчиков, коммутатор, блок адресации, усреднитель, блок памяти, выход которого подключен к первому информационному входу усреднителя, сумматор по мо дулю два, блок синхронизации, первый выход которого подключен к . синхронизирующему входу квантователя и информационному входу первого элемента задержки, второй выход блока синхронизации подклю .. чен к синхронизирующим входам элементов задержки, третин выход блока синхронизации подключен к первому синхронизирующему входу блока адресации, о т л и ч а ю щ и йс я тем, что, с целью упрощения

Фурье-преобразователя, он содержит. регистр отсчета, блок преобразования кода в частоту, элемент ИЛИ, К триггеров, причем выход квантователя подключен. к входу регистра отсчета, знаковый выход регистра отсчета подключен к первому входу элемента ИЛИ, информационный выход регистра отсчета подключен к входу блока преобразования кода в частОту, выход которого подключен к первым входам элементов И, выходы элементов задержки подключены к нулевым входам соответствующих триггеров, выходы которых подключены к вторым входам соответствующих элементов И, выходы блока счетчиков через коммутатор подключены к второму информационному входу усреднителя, аДресный выход блока адресации подключен к управляющему входу коммутатора, знаковый выход блока адресации и выход элемента

ИЛИ через сумматор.по модулю два подключены к управляющему входу Я усреднителя, выход которого подключен к входу блока .памяти, выход бло-, ка памяти является выходом цифрового Фурье-преобразователя, первый выход блока синхронизации подключен к второму входу элемента ИЛИ, к Я второму синхронизирующему входу блока адрЕсации и к еДИНИЧНыМ Входам триггеров.

2. Цифровой Фурье-преобразователь поп..1,отличающийся тем, что блок адресации содержит счетчик, три сумматора, вычитатель, ©4 дешифратор, схему сравнения и регистр констант, причем синхроиизирующий вход первого сумматора и вход CiO счетчика являются соответственно. фф первым и вторым синхронизирующими входами блока адресации, выход счетчика подключен к первому информационному входу первого сумматора, выход которого подключен к первым входам схемы сравнения и вычитателя, первые информационные входы второго и третьего сумматоров подключены к. соответствующим выходам регистра констант, выходы .второго и третьего сумматоров подключены. к вторым входам схемы сравнения и вычитателя соответственно, выход °

: 1043663

10 каждого сумматора подключен к его второму информационному входу, выхОд схемы сравнения является зна ковым выходом блока адресации и подключен к управляющим входам втоИзобретение относится к автомати-. ке и вычислительной техниКе, предназначено для автоматизации исследо" ваний случайных процессов в реальном масштабе времени с целью использования в системах распознавания и принятия .решений, например в биокибернетике, океанологии.

Известен Фурье-преобразователь, состоящий из последовательно соединенных квантователя, амплитудноимпульсного преобразователя, ряда идентичных секций задержки, выходы которых через соответствующие элементы совпадения, ключевые умножители и коммутатор соединены со входами накопителя, а вторые входы. ключевых умножителей соединены с выходом генератора базисной (гармонической) функции, вторые входы элементов совпадения соединены с соответствующими выходами формирователя импульсной последовательности (1 j.

Однако такая структура приводит к ряду ограничений: верхняя частота анализа не превышает единиц кГц из-за зависимости времени обработки от количества вычисляемых коэффици- ентов Фурье, количество элементов совпадения, ключей и логических связей велико, необходимости наличия нескольких типов генераторов и импульсных преобразователей.

Наиболее близким по техническому решению к изобретению является цифровой Фурье-преобразователь, содержащий квантователь, последовательный ряд элементов задержки, умножители, постоянное запоминающее устройство, арифметический блок (содержащий сумматоры кодов, сумматор по модулю два и регистры), регистр числа, блок опроса, блок счетчиков, элементы И, коммутатор записи и коммутатор считывания f2 );

Недостатком известного Фурьепреобразователя является его сложность

Целью изобретения является упрощение цифрового Фурье-преобразователя.

Поставленная цель достигается тем, что цифровой Фурье-преобразователь, содержащий квантователь, рого и третьего сумматоров, выход вычитателя подключен к входу дешифратора, выход которого является адресным выходом блока адресации.

* ход которого является входом цифрового Фурье-преобразователя, К последовательно соединенных элементов задержки (К вЂ” число коэффициентов преобразования), К элементов

И, выходы которых подключены ко входам блока счетчиков, коммутатор, блок адресации, усреднитель, блок памяти, выход которого подключен к первому информационному входу усреднителя, сумматор по модулю два блок синхронизации, первый выход которого .подключен к синхронизирующему входу квантователя и информа.ционному входу первого элемента задержки, второй выход блока синхронизации подключен к синхронизирующим входам элементов задержки, третий выход блока синхронизации подключен к первому синхронизирующему входу блока адресации, содержит регистр отсчета, блок преобразования кода в частоту, элемент И31И, К триггеров, причем выход квантователя подключен ко входу регистра отсчета, знаковый выход регистра отсчета подключен к первому входу элемента ИЛИ, информационный выход регистра отсчета подключен ко входу блока преобразования кода в частоту, выход которого подключен к первым входам элементов И, выходы элементов задержки подключены к нулевым входам соответствующих триггеров, выходы которых под35 ключены ко вторым входам соответствующих элементов. И, выходы блока счетчиков через коммутатор подключены ко второму информационному входу усреднителя, адресный выход

4р блока адресации подключен к управляющему входу коммутатора, знаковый выход блока адресации и выход элемента ИЛИ через сумматор по мо. дулю два подключены к управляющему

45 входу усреднителя, выход которого подключен ко входу блока памяти, .выход бЛока памяти является выходом цифрового Фурье-преобразователя, первый выход блока синхронизации подключен ко второму входу элемента ИЛИ, ко второму синхронизирующему входу блока адресации и к единичным входам триг геров °

1043663

Кроме того, блок адресации содержит счетчик, три суьячатора, вычитатель, дешифратор, схему сравнения и регистр констант, причем синхрониэирукщий вход первого сум-. матора и вход счетчика являются соответственно первым и вторым синхронизирующими входами блока. адресации, выход счетчика подключен к первому информационному входу первого сумматора, выход которого подключен к первым входам схемы сравнения и вычитателя, первые информационные входы второго и третьего сумматоров подключены к соответствующим выходам регистра констант, выходы второго и третьего сумматоров подключены ко вторым входам схемы сравнения и вычитателя соответственно, выход, каждого сумматора подключен к его второму информационному входу, выход схемы сравнения является знаковым выходом блока адресации и подключен к управляющим входам второго и третьего сумматоров, выход вычитателя подключен ко входу дешифратора, выход которого являет- . ся адресным выходом блока адресации °

На фиг. 1 представлена функциональная схема цифрового Фурье-преобразователяр на фиг. 2 — функциональная схема блока адресации.

Цифровой Фурье-преобразователь содержит квантователь 1, регистр

2 отсчета, блок 3 преобразования кода в частоту, элемент ИЛИ 4, элемент И 5, блок 6 счетчиков, коммутатор 7, усреднитель 8, блок 9 памяти, элементы 10 задержки, триггеры 11, блок 12 синхронизации, блок 13 адресации и сумматор

14 по модулю два.

Блок адресации состоит из счетчика-15, регистра 16 констант, сумматоров 17-19, схемы 20 сравнения, вычитателя 21 и дешифратора 22.

Цифровой. Фурье-преобразователь работает следующим образом.

Исследуемый случайный сигнал

X(t) подается на вход квантователя 1 и тактовыми п импульсами с. выхода блока 12 синхронизации преобразуется в дискретную форму

X(n . at). При получении первого отсчета Х(1 В ) в регистре 2 фиксируется знак отсчета Sqn(X „) и модуль (Х „I: знаковый импульс через элемейт ИЛИ 4 подается на . вход сумматора 14 по модулю два, задавая знак второго слагаемого в усреднителе 8. у; = у; .,+(- 1) х .1 а

II gn q В блоке 3 ксД ) Х„ I пРеобРазУета ся в поток импульсов соответст.-зующей частоты 1- 1, которые поступают на первые входы ряда элементов

И 5.0-5.М.

Одновременно этот же (nial) им-, пульс с выхода блока 12 синхронизации поступает на вход первого .элемента 10 задержки, а также устанавливает одновременно все триггеры 11 в начальное состояние, при котором первые входы элементов И 5, открываются для прохождения потока импульсов F на входы блока 6 счетчиков, 10 При этом поступающие со второго выхода блока 12 синхронизации на управляющий вход секций задержки 10 тактирующие импульсы "продвигают" одиночный импульс (n l) по цепочке

15 элементов задержки, в результате чего этот импульс поочередно поступает с выхода элементов задержки

10.И вЂ” 10.(М-1) - ... — 10.1 - 10.0, переводя поочередно соответствую20 щие триггеры 11.M — 11.(M-1)

11.1 — 11.0 в нулевое состояние, вследствие чего поочередно запрещается прохождение потока импульсов F через элементы И 5 на входы

25 соответствующих счетчиков блока 6.

Задержка сигнала в i-ом элементе задержки пропорциональна значению i-ro отсчета базисной функции на четверти периода ее измене30 """.I

Тек как частота импульсов

1 пропорциональна амплитуде Х 1, то в каждом из i счетчиков сформйруется код 6.);,пропорциональныи произведению отсчета К()аt).на один из i-коэффйциентов четверти периода базис"

I ной Сон -функции:

8 -Х(тМ)баа2Л (а ), 1б=ба,. — -т), мИ

F где К вЂ” количество коэффициентов

Фурье; и — шаг отсчетов Ccs -функции; масштабный коэффициент .

После этого по тактовым кОмандам с третьего выхода блока 12 синхронизации в блоке 13 адресации начинается формирование номеров адресов для считывания ряда К-кодов произведений 8,из блока 6 счетчи50 ков: через первый вход усреднителя

8 ряд кодов поступает в соответствующие ячейки(1,2,3...К/4) блока . 9 памяти (так как перед первым циклом в блоке 9 памяти не было на55 коплено информации, то на второй вход усреднителя 8 коды пока не поступают). После считывания кода с последнего из K/4 счетчиков блока 6 из блока 13 адресации на вход щ сумматора 14 по модулю два поступает импульс и изменяет состояние

его знакозадающего выхода для управления режимом усреднения усреднителя 8: ряд кодов теперь поступает а обРатном парадна (— ),(— — 1)„.,2 q) 1043663 и усредняется с отрицательным знаком (в соответствии со знаком

Ссв -функции на второй четверти периода), т.е.: ., эк

Y.=-Y. =1В . 41(4

К 1, - 4

Работа блока 13 в каждом г.-ом цикле обработки производится аналогичным образом.

От блока 12 синхронизации и-й импульс одновременно подается на

Управляющий вход квантователя 1 и на вход блока 13 опроса: счетчик 15 производит счет этих тактовых импульсов, причем номер импульса и ,задает "шаг" спроса последовательности счетчиков в блоке 6. Этот код

"шага" п с выхода счетчика 15 подается на второй вход накапливающего сумматора 17 и при каждой i-ой микрокоманде "сложение" в нем осуществляется суммирование кода и с предыдушим кодом n(i-1), накопленным в сумматоре 17. Новая .сумма

АВ = n + (n(i-1)) = ni с выхода сумматора 17 подается на первый вход схемы 20 сравнения.

Одновременно с этими преобразованиями ко второму входу схемы 20 сравнения подключен код числа К/4, считываемый предварительно из регистра 16 в накапливающий сумматор

18. При каждом i-ом командном импульсе в схеме 20 сравнения проверяется выполнение соотношения

К .4 =nj (—.

В 4

При нарушении этого соотношения схема 20 сравнения вырабатывает импульс, являющийся микрокомандой

"Изменение знака" для сумматора 14 по модулю два, на выходе которого появляется потенциал, .соответствующий, например, знаку отрицательного полупериода Соз -функции на входе усреднителя 8. Этот импульс являет.ся также микрокомандой "Сложение" для сумматоров 18 и 19, в которых крды суммируются с предыдущими кодами, считанными с соответствующих выходов регистра 16 (соответственно код К/4 и код К/2) . В результате этого на выходе вычитателя 21 сформируется код адреса опроса

К,4 = р — -, =о,,...,к-л, И, 1

1 а схема 20 сравнения задает закон изменения знаков в усреднителе 8 через сумматор 14 по модулю два: в усреднителе 8 будут изменяться знаки, соответствующие номеру опрашиваемого счетчика в блоке 6 по следующему соотношению: предыдущий знак: при

t ni(< t — -(р-л) — ) .

ГK j(1

2J измененный знак:

t ai(>((Р-1) ) °

Г к1

«г) дешифратор 22 преобразует код А< в соответствующий импульс опроса определеныого .счетчика в блоке 6, т.е., через соответствующий ключ коммутатора 7 производится. считывание кода из счетчика с соответствующим номером и подача его на вход усреднителя 8.

После 1 К микрокоманд во всех

К ячейках блока 9 памяти будет накоплен результат обработки в п-ом цикле, после чего блоки Фурье-преобразователя подготовлены для осуЩ. ществления преобразований (nI. 1)-ro цикла, Так, при втором цикле (и = 2) преобразования осуществляются следующим образом.

По и = 2 импульсу от блока 12 синхронизациии в квантователе 1 формируется отсчет Х (2 aI:) входного сигнала, который поступает в регистр 2. Выделенный знак этого отсчета поступает через элемент

ИЛИ 4 на вход начальной установки знака в сумматоре 14 по модулю два (т.е. операции "Сложение" или "Вы.. читание" в усреднителе 8 при первых К/4 тактах усреднения). В блоке 3 преобразования формируются импульсы частоты F>, пропорциональной амплитуде Х (2 ° д1), которые поступают через элементы И 5 на входы блока 6 счетчиков.

После сдвига одиночного импульса и на выход элемента задержки

10.0 прекращается формирование произведений 9 2; . Начинается их считывание в усреднитель 8 при помо45 щи блока 13 адресации, аналогично описанной последовательности, но с "шагом" опроса ai = n 2, т.е. опраыивая счетчики в блоке 6 с номерами i = 0,2,4..., а после усреднения результат, как и в любом цикле, записывается в последова- тельность ячеек 0 = 1,2,3... до

К-ой в блоке 9 памяти.

После К-ro цикла обработки вход55 ного сигнала в блоке 9 памяти накапливается сумма, описываемая следующим выражением:

Е„(У af) =р (1) " g x г

xd(f »g a f), где р — .номер полупериода базисной

Cas -функции.

Предлагаемая конструкция характеризуется небольшим количеством

65 (несколько десятков) элементов И

1043б63 вместо нескольких сотен в известном устройстве, а вместо сложных арифметического блока и генераторов гармонических функций использует ся усреднитель и ряд элементов saдержки.

1043663

Составитель В. Байков

Редактор Н. Егорова Техред Т.фанта Корректор Л.Бокшан

Заказ 7339/52 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )(-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул . Проектная, 4