Устройство для тестового диагностирования

 

1.УСТРОЙСТВО ДЛЯ ТЕСТОВОГО ДИАГНОСТИРОВАНИЯ, содержащее наборное поле, блок формирования тестов, регистр сдвига, дешифратор, блок индикации и генератор тактовых импульсов , причем выход записи адреса и группа выходов адреса наборного поля соединены соответственно с первым входом записи адреса и первой группой Bxo-t, доз адреса блока формирования тестов , информационные выходы которых соединены с входами объектаконтроля , выходы дешифратора соединены с группой входом блока индика.-- ции, отличающееся тем, что, с целью повышения быстродойсвия , в него введены реверсивный счетчик, триггер режима тестирования , триггер ошибки, триггер режима работы, блок памяти, регистр кода отказа, группа регистров сдвига, коммутатор, формирователь одиночного импульса, элемент задержки,.четыре элемента ИЛИ, семь элементов И, , группа элементов ИЛИ и три группы элементов И, причем выходы реверсивного счетчика соединены с входами первого элемента ИЛИ, выход которого соединен с первым инверсным входом первого элемента И, выход которого соединен с первымв Годом второго элемента ИЛИ, выход которого соединен с единичным входом триггера ошиб- , кИу единичный выход которого соединен с входом блока индикации, вторая группа входоВ адреса блока формирования гестов и .информационные входы регистров сдвига группы соединены с выходами объекта кон-хроля, первый выход конца тестирования блока формирования тестов через элемент задержки соединен с первым входом второго элемента И, выход которого соединен с первым входом треть-его элемента ИЛИ, выход которого соединен с единичным входом триггера режима работы, второй выход конца тестирования блока формирования тестов соединен с первым входом третьего элемента И и первыми входами элементов. И первой группы, вторые входы которых соединены с адресными выходами блока формирования тестов ,, выход четвертого элемента И соединен с вторым входом записи блока формирования тестов, вход режима работы которого соединен с единичным выходом триггера режима тестирования , вторым входом третьего . элемента И и первым входом пятого ч О элемента И, второй вход которого соедивен с выходом формирователя одиночного импульса, вход которого соединен с первым входом шестого эле мента И и единичным выходом триггера режима работы, нулевой выход которого соединен с первыми входами четвертого и седьмого элементов И, выход режима тестирования наборного поля соединен с единичным входом триггера режима тестирования, нулевой выход которого соединен со вторыми входами второго и седьмого элементов И, выход нулевых установок наборного поля соединен с .:нулевыхвходами всех триггеров И регистров устройства и входом сброса блока формирования тестов, выход третьего элемента И соединен, со вторым входом третьего элемента ИЛИ, выход запуска наборного поля соединен с входом

(19) (11) 3(51) G Об F 11 26

@ ЕЖИМЛЧ

1) Л ГЕИ ИЭ

ТЕ Х ИИ "8(+gg

13 (1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г)0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3445546/18-24 (22) 28.05.82 (46) 30.09.83. Вюл. Р 36 (72) И.П.Барбаш, С.Ю.Петунин, Г.Н.Тимонькин, В.С.Харченко и М.П.Ткачев (53) 681.3 (088. 8) (56) 1 „Авторское свидетельство СССР

Р 792258, кл, G 06 F 11/26, 1978.

2, Авторское свидетельство СССР

Р 514294, кл. G 06 F 11/22, 1974 (прототип). (54) (57) 1.УСТРОЙСТВО ДЛЯ ТЕСТОВОГО

ДИАГНОСТИРОВАНИЯ, содержащее н аборное поле, блок формирования тестов, регистр сдвига, дешифратор, блок индикации и генератор тактовых импульсов,причем выход записи адреса и группа выходов адреса наборного поля соединены соответственно с первым входом записи адреса и первой группой нхо- дов адреса блока формирования тестов, информационные выходы которых соединены с входами объекта контроля, выходы дешифратора соединены с группой входом блока индика:ции, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейсвия, в него введены реверсинный счетчик, триггер режима тестирования, триггер ошибки, триггер режима работы, блок памяти, регистр кода отказа, группа регистров сдвига, коммутатор, формирователь одиночного импульса, элемент задержки, четыре элемента ИЛИ, семь элементов И, группа элементов ИЛИ и три группы элементов И, причем выходы реверсивного счетчика соединены с входами первого элемента ИЛИ, выход которого соединен с первым инверсным входом перного элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с единичным входом триггера ошибки единичный выход которого соединен с входом блока индикации, вторая группа входов адреса блока формирования )тестов и информационные входы регистров сдвига группы соединены с выходами объекта контроля, первый выход конца тестирования блока формирования тестон через элемент задержки соединен с перным входом второго элемента И, выход которсго соединен с первым входом третье=а eMeH HJIH, выход которого сое динен с единичным входом триггера режима работы, второй выход конца тестирования блока формирования тестов соединен с первым входом третьего элемента И и первыми входами элементов И первой группы, вторые входы которых соединены с адресными выходами блока формирования тестов, выход четвертого элемента И

="=о-единен с в-..îðûì нходом записи блока формирования тестов, вход режима работы которого соединен с единичным выходом триггера режима тестирования, вторым входом третьего элемента И и первым входом пятого элемента И, второй вход которого сое- динен с выходом формирователя одиночного импульса, вход которого соединен с первым входом шестого эле мента И и единичным выходом триггера режима работы, нулевой выход которого соединен с первыми входами четвертого и седьмого элементов И, выход режима тестирования наборного поля соединен с единичным входом триггера режима тестирования, нулевой выход которого соединен со вторыми входами второго и седьмого элементов И, выход нулевых устанонок наборного поля соединен с нуленьд<, входами всех триггеров И регистров устройства и входом сброса блока формирования тестон, выход третьего элемента И соединен.со вторым нходом третьего элемента ИЛИ, выход запуска наборного поля соединен с входом

1045230, запуска генератора тактовых импульсов, выход которого соединен со вторыми входами четвертого и шестого элементов И и третьим входом седьмого элемента И, выход которого соединен .с суммирующим входом реверсивного счетчика, сдвиговым входом регистра сдвига и первым входом четвертого элемента ИЛИ, выход которого соединен со сдвиговЫми входами всех регистров сдвига группы, выходы элементов И первой группы соединены с первыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с адресными входами блока памяти, выходы которого соединены с информационными входами регистра ко да отказа, группа выходов информационных разрядов которого соединена с вторыми входами соответствующих элементов ИЛИ группы и первыми входами соответствующих элементов И второй группы, выходы которых соединены с входами дешифратора, выход разряда отказа регистра кода отказа соединен с вторыми входами элементов И второй группы, входом сброса генератора тактовых импульсов, инверсными входами пятого и шестого элементов И и вторым инверсным входом первого элемента ИЛИ, выход пятого элемента И соединен со вторым входом второго элемента ИЛИ, выход шестого элемента И соединен с управляющим входом блока памяти, вычитающим входом реверсивного счетчика, синхронизирующим входом регистра кода отказа и вторым входом четвертого элемента ИЛИ, нулевой выход триггера ошибки соединен с управляющим входом генератора тактовых импульсов, первые входы каждого < -го элемента И третьей группы (1 i-1,где 1 в число разрядов регистра сдвига) соединены с единичньм выходом i-ão разряда регистра сдвига, вторые входы каждого -го элемента И третьей группы соединены с нулевым выходом (i+1)-го разряда

Изобретение относится к вычислительной технике и может быть использовано для тестового диагностирования широкого класса объектов радиоэлектроники.

Известно устройство для тестового диагностирования, содержащее генера-, тор тестов блок дешифрации и блок управления(1) .

Недостатками данного устройства является возможность обнаружения регистра сдвига, единичный выход

6 -го разряда регистра сдвига и выходы элементов И третьей группы соединены с соответствующими управляющими входами коммутатора, группы информационных входов которого соединены с выходами соответствующих регистров сдвига группы, выходы коммутатора соединены с вторыми входами соответствующих элементов ИЛИ группы. !

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок формирования тестов содержит регистр адреса, регистр тестов, блок памяти, элемент ИЛИ, группу элементов И и группу элементов ИЛИ, причем первый вход элемента ИЛИ соединен r. первым входом записи адреса блока, второй вход элемента ИЛИ, управляющий вход блока памяти и синхронизирующий вход регистра тестов соединен со вторым входом записи адреса блока, первая группа информационных входов регистра адреса соединена с выходами элементов ИЛИ группы, первые и вторые входы которых соединены с первой группой входов адреса блока и выходами элементов И группы соответственно, вторая группа входов адреса блока соединена с первыми входами элементов И группы, вторые входы которых соединены с входом режима работы блока„ нулевые входы регистра адреса и регистра тестов соединены с входом сброса блока, выходы регистра адреса соединены с адресным выходом блока и входами адреса блока памяти, выходы которого соединены с информационными входами регистра тестов,, информационная и адресная группы выходов которого соединены соответственно с информационными выходами блока и второй группой информационных входов регистра адреса, первый и второй выходы конца тестирования регистра тестов являются соответственно первым и вторым .выходами конца тестирования блока.

2 только одиночных дефектов и отсутствие самоконтроля ° Кроме того, с расширением класса объектов контроля для указанного устройства требуется введение существенной избыточности в устройстве для перестройки дешифраторов.

Наиболее близким по технической сущности является устройство для обнаружения неисправностей, содержащее дешифратор, блок индикации, 2045230 формирователь, тактовых сигналов, регистр сдвига, объект контроля,генератор тестов, сумматор и блок ВВо да,первы9 выход которого соединен с первым входом генератора тестов, информационный выход которого соединен с информационным входом объекта контроля, выходы дешифратора соединены со вторым входом блока индикации 2) .

Недостатками известного устройства являются возможность реализации только безусловных тестов, которые превосходят по длине и времени реализации условные .тесты при одном и том же результате, возможность обнаружения только одиночных отказов, что ограничивает глубину диагностики, ограниченность класса контролируемых объектов,что связано с необходимостью перестройки дешифраторов исправности и отказов, а также отсутствие контроля правильности работы устройства диагностирования.

Цель изобретения — повышение быстродействия устройства, Поставленная цель достигается тем, что в устройство для тестового диагностирования, содержащее наборное поле, блок формирования тестов, регистр сдвига, дешифратор, блок индикации и генератор тактовых импульсов, причем выход записи адреса и группа выходов адреса наборного поля соединены соответственно с первыМ входом записи адреса и первой группой входов адреса блока формирования тестов, информационные выходы которого соединены с входами объекта контроля, выходы дешифратора соединены с группой входов блока индикации, введены реверсивный счетчик, триггер режима тестирования, триггер ошибки, триггер режима работы, блок памяти, регистр кода отказа, группа регистров сдвига, коммутатор, формирователь одиночного импульса, элемент задержки, четыре элемента ИЛИ, семь элементов И,группа элементов ИЛИ и три группы элементов И, причем выходы реверсивного счетчика соединены с входами первого элемента ИЛИ, выход которого соединен с первым инверсным входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с единичным входом триггера ошибки, единичный выход которого соединен с входом блока индикации, вторая группа входов адреса блока формирования тестов и информационные входы регистров сдвига группы соединены с выходами объекта контроля, первый выход конца тестирования блока формирования тестов через элемент задержки соединен с первым

10

15 входом второго элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с единичным входом триггера режима работы, второй выход конца тестирования блока формирования тестов соединен с первым входом третьего элемента И и первыми входами элементов И первой группы, вторые входы которых .соединены с адресными выходами блока формирова" ния тестов, выход четвертого элемента И соединен со вторым входом записи адреса блока формирования тестов, вход режима работы которого соединен с единичным выходом триггера режима тестирования, вторым входом третьего элемента И и первым входом пятого элемента И, второй вход которого соединен с выходом формирователя одиночного импульса, вход которого соединен с первым входом шестого элемента И и единичным выходом триггера режима работы,нулевой выход которого соединен с первыми входамк четвертого и седьмого элементов И,выход режима тестирования наборного поля соединен с единичным входом триггера режима тестирования, нулевой выход которого соединен со вторыми входами второго и седьмого элемента И,. выход нулевых установок наборного поля соединен с нулевыми входами всех триггеров и регистров устройства и входом сброса блока формирования тестов, выход третьего элемента И соединен со вторым входом третьего элемента ИЛИ, выход запуска наборного поля соединен с входом запуска генератора тактовых импульсов, выход

40 которого соединен со вторыми входами четвертого и шестого элементов И к третьим входом седьмого элемента И, выход которого соединен с cyr крующкм входом реверсивного счетчика, Д5 сдвкговым входом регистра сдвкга к первым входом четвертого элемента

ИЛИ, выход которого соединен со сдвиговыми входами всех регистров сдвига группы, выходы элементов И

5р первой группы соединены с первыми входами соответствующих элементов

ИЛИ группы, выходы которых соединены с адресными входами блока памяти, выходы которого соединены с информационными входами регистра .кода отказа, группа выходов информационных разрядов которого соединена со вторыми входами соответствующих элементов ИЛИ группы и первыми входами соответствующих элементов И второй группы, выходы которых соединены с входами дешифратора, выход разряда отказа регистра кода отказа соединен со вторыми входами элементов И второй группы, входом б5 сброса генератора тактовых импульсов

230 инверсными входами пятого и шес,того элементов И и вторым инверсным входом первого элемента ИЛИ, выход пятого элемента И соединен со вторым входом второго элемента

ИЛИ, выход шестого элемента И соединен с управляющим входом блока памяти, вычитающим входом реверсивного счетчика, синхронизирующим входом регистра кода отказа и вторым входом четвертого элемента ИЛИ, нуле-10 вой выход триггера ошибки соединен с управляющим входом генератора тактовых импульсов, первые входы каждого i-го элемента И третьей группы (1 1 2-1 . где  — число разрядов 15 регистра сдвига) соединены с единичным выходом 1-го разряда регистра сдвига, вторые входы каждого i-ro элемента И третьей группы соединены с нулевым выходом (1+1)-го разряда g0 регистра сдвига, единичный выход

1-го разряда регистра сдвига и выходы элементов И третьей группы соединены с соответствующими управляющими входами коммутатора, группы 25 информационных входов которого соединены с выходами соответствующих регистров сдвига группы, выходы коммутатора соединены со вторыми входами соответствующих .элементов

ИЛИ группы.

Кроме того, блок формирования тес-. тов содержит регистр адреса, регистр тестов, блок памяти, элемент ИЛИ, группу элементов И и группу элементов ИЛИ, причем первый вход элемента ИЛИ соединен с первым входом записи адреса блока, второй вход элемента ИЛИ, управляющий вход блока памяти и синхронизирующий вход регистра тестов соединены со вторым 40 входом записи адреса блока, первая группа информационных. входов регистра адреса соединена с выходами элементов ИЛИ группы, первые и вторые входы которых соединены с первой 45 группой входов адреса блока и ныходами элементов И группы соответственно., вторая группа входов адреса блока соединена с первыми входами элементов И группы, вторые входы которых соединены с входом режима работы блока, нулевые входы регистра адреса и регистра тестов соединены со входом сброса блока, выходы регистра адреса соединены с адресным выходом блока и входами адреса блока памяти, выходы которого соединены с информационными входами регистра тестов, информационная и адресная группы выходов которого соединены соответственно с информацион-<0 ными выходами блока и второй группой информационных входов регистра адреса, первый и второй выходы

: конца тестирования регистра тестов, являются соответстненно первым и 65 вторым выходами конца тестирбнани блока.

Управление процессом тестирования и дешифрации ведется в двух режимах: безусловного и условного тестирования. Появилась возможность производить запись информации, поступающей от широкого класса объектов контроля, при безусловном тестировании, а также выдачу информации при дешифрации н нужной последовательности, Обеспечивается контроль правильности времени окончания дешифрации и блокировка работы устройства при ошибках. Проводится дешифрация результатон как условного,так и безусловного тестирования. Возможно организовать условное тестирование и при дешифрации результатов условного тестирования подать адрес кода отказа на блок памяти.

На фиг, 1 и 2 приведена структурная схема устройства для тестового диагностиронания; на фиг. 3 — функциональная схема наборного поля;на

Фиг. 4 — функциональная схема блока индикации.

Устройство для тестового диагностиронания (фиг, 1 и 2) содержит наборное поле 1, триггер 2 режима тестиронания, блок 3 формирования тестов, содержащий группу 4 элементов И, группу 5 элементов ИЛИ, элемент ИЛИ б, регистр 7 адреса, блок памяти регистр 9 тестов, информационную группу 10 и адресную группу ll выходов регистра 9 тестов, а также первый 12 и второй 13 выходы конца тестирования регистра 9 тестов, объект 14 контроля, реверсинный счетчик 15, перный элемент ИЛИ

16, первый элемент И 17, второй элемент ИЛИ 18, триггер 19 ошибки,первую группу 20 элементов И, элемент

21 задержки, второй 22 и третий 23 элементы И, третий элемент ИЛИ 24, триггер 25 режима работы, четвертый 26 и пятый 27 элементы И, формирователь 28 одиночного импульса, шестовй элемент И 29, блок 30 памяти, регистр 31 кода отказа, группу 32 выходов информационных разрядон и выход 33 разряда отказа регистра 31 кода отказа, группу 34 элементов ИЛИ, вторую группу 35 элементов

И, дешифратор 36, блок 37 индикации, генератор 38 тактовых импульсов,содержащий генератор 39, триггер 40 управления тактовыми импульсами и элемент И 41, седьмой элемент И 42, регистр 43 сдвига, третью группу 44 элементов И, четвертый элемент ИЛИ

45, группу 46 регистров сдвига и коммутатор 47.

Наборное поле 1 (фиг. 3) содержит шину 48 питания (1 ), группу кнопок с возвратом посредством второго нажатия, кнопку. 49 для фор

1045230 миравания сигнала записи адреса, записывающего адрес первого теста в регистр 7 адреса, выход 50 записи адреса наборного поля, группу 51 .кнопок для набора адреса первого теста, группу 52 выходов адреса поля, кнопку 53 для управления триг— . гером 2 режима тестирования и соответствующий ей выход 54 режима тестиронания поля, кнопку 55 об еro сброса и соответствующий ей выход 56 нулевых установок блока, кнопку 57 управления триггером 40 и соответствующий ей выход 58 запуска поля, Блок 37 индикации (фиг. 4) обеспечивает индикацию ошибочной работы устройства при подаче сигнала на вход 59 и индикацию номера состояния /отказа/ при подаче сигналов на группу 60 входов блока.

Устройство содержит средства формирования тестовой последовательнос ти, дешифрации результатов контроля, управления и контроля.

Средства формирования тестовой последонательнасти включают группу 4 .элементов И, группу 5 элементов ИЛИ, элемент ИЛИ б, регистр 7 адреса, блок 8 памяти, регистр 9 тестов; средства дешифрации результатов контроля — блок 30 памяти, регистр 31 кода отказа, группу 34 элементов ИЛИ, вторую группу 35 элементов И, дешифратор 36, регистр 43 сдвига, третью группу 44 элементов

И, группу 46 регистров сдвига,коммутатор 47 и блок 37 индикации,,средства управления — наборное пале 1, триггер 2 режима тестирования, элементы И 20,22,23,26,29. и 42 элемент ИЛИ 24, элемент 21 задержки,". триггер 25 режима работы, элемент

ИЛИ,45 и генератор 38.тактовых импульсов; средства контроля — сенерсинный счетчик 15. Формирователь

2 одиночного импульса, элементь мЛИ

16 и 18, элементы И 17 и 27 и триггер 19 ошибки.

В блоках 8 и 30 памяти содержатся соответственно тесты и коды отказов.

Единичное состояние триггера 2 режима тестирснания соответствует режиму условного тестирования, нулевое — безусловного тестирования.

В регистры группы 46 записываются значения выходных сигналов объекта 14 контроля н порядке их поступления. Количество регистров в блока определяется числом выходов объекта

14 контроля, В регистре 43 сдвига при безуслов ном тестировании производится запись ,,числа. наборов теста в виде аднопозиционного кода.

С помощью третьей группы 44 элементов И и использования как прямых, 25

ЗО

65 чик 15. так и инверсных выходов регистра 43 сдвига формируется сигнал длины теста (числа наборов теста) . Этот единичный с! гнал н элементах третьей группы 4 формируется только в самс с старшем разряде, в котором записана единица, Сформированная таким образом единица позволяет производить считывание информации с регистров сдвига группы 46, начиная с реакции объекта 14 контроля на первый набор теста. Например, в регистр 43 сдвига было записано три тактовых импульса. Значит в первых трех разрядах регистра на прямых ныходах будут сформированы единицы, а на инверсных — нули. Следовательно, единица на выходе третьей группы 14 элементов И будет сформирована только в третьем разряде. Значит, при дешифрации результатов будут открыты талька третьи разряды всех групп информационных нхадав коммутатора 47

В каждом такте дешифрации с регистров сдвига группы 46 будут поступать реакции объекта 14 контроля на наборы теста н порядке их записи (начиная с гep=-.or n) .

Реверсинный счетчик 15 обеспечивает суммирование числа тактов при генераг.,ии тестсн и вычитания числа тактов 11рН дешифрации результатов

Рассмотрим работу устройства в режиме безуслсннсга тестирования.

Перед начало. . работы кнопкой 55 наборного галя (фиг, 3) устройство приводится в исходное состояние.Затем с помощью групггы 51 кнопок набирается адрес первого теста и кнопка 49 через группу 5 элементов

ИПИ .-.ереписы".ается в регистр ? адреса. После =-того управляющей кнопкой 57 выдается сигнал запуска,обес-. печивающий формирование .тактовых им-. пульсон на выходе элемента И.41.

Тактовые имг,„ "òüсь- с выхода элем.=-:-.та H 41 через открытый элемент И

26 поступают на блок 3 формирования тестов, а через открытый элемент И

42 на часть средств дешифрации,сбеспечинающих запись реакций объекта 14 контроля н регистр сдвига группы 46.

При гсступлении первого тактового импульса па адресу записанному в регистре 7 адреса из блока 8 памяти считывается информация н регистр 9 тестов. При ятом в информационной группе 10 выходов регистра 9 тестов содержится первый набор теста, а в адресной группе 11 ныходов регистра 9 тестов — старшие разряды следующего адреса теста. Одновременно реакция с выходов объекта 1 4 контроля записывается н регистр сдвига группы 46, а тактовый импульс запи-. сывается.н регистр 43 сдвига и добавляет единицы н реверсивный счет1045230

12 пает. в блок 8 памяти. В результате на информационной группе 10 выходов регистра 9 тестов появляется первый набор теста, а на адресной группе

11 выходов — старшие разрядЫ следующего адреса, которые поступают на вторую группу входов регистра 7 адреса. Реакция объекта 14 контроля через открытые элементы И группы 4 и элементы ИЛИ группы 5 поступают на первую группу входов регистра 7, адреса как младшие разряды следующего адреса теста. При поступлении следующего тактового импульса вновь сформировавшийся адрес записывается в регистр 7 адреса и поступает в 15 блок 8 памяти. Далее описанный процесс повторяется до появления единицы на втором выходе 13 конце тестирования регистра 9 тестов, которая через открытий элемент И 23 и элемент 24 переводит триггер 25 режима работы в единичное состояние. В результате триггер 25 режима работы своим единичным выходом обеспечивает подготовку к работе элемента И 29, 25 а нулевым закрывает элемент И 26.

Поступление следующего тактового импульса обеспечивает подачу в блок 30 памяти из регистра 7 адреса через открытые элементы И группы 20 и элементы HJIH группы 34 адреса, по которому записан код отказа. Код отказа поступает на группы 32 выходов информационных разрядов регистра 31, а на выходе 33 разряда. отказа появляется единица, которая позволяет провести дешифрацию кода отказа в де° шифраторе 36. С дешифратора 36 номер отказа поступает в блок 37 индик ации. Кроме того, единичный сигнал с выхода 33 регистра отказа по- ступает на нулевой вход триггера

40 и устанавливает его в нуле вое состояние. В результате блокируется подача, тактовых импульсов и устройство прекращает работу.

При условном тестировании по адресу, считываемому из регистра 7 адреса в блок 30 памяти, на группе 32 выходов информационных разрядов регистра 31 должен быть код отказа, а на выходе 33 разряда отказа — еди ница.

Проверка последнего условия реализуется с помощью элемента И 27 и формирователя 28 одиночного импульса, который позволяет сформировать импульс, сдвинутый во времени на один такт, Если при поступлении первого тактового импульса через элемент И 29 на блок 30 памяти на выходе 33 разряда отказа регистра 31 не появится единичный сигнал, то на выходе элемента И 27 появится единица, которая переведет триггер

19 ошибки в единичное состояние, В результате работа устройства блокируется, а в блок 37 индикации выдается сигнал ошибки.

Таким образом, повышение надежности диагностирования устройства обеспечивается введением узлов, контролирующих работу устройства.

Повышение ° быстродействия устройства осуществляется путем организации режима условного тестирования.

Быстродействие устройства по сравне= нию с прототипом повышается на 604.

1045230

1045230

1045230, Составитель В, Гречнев

Редактор Л.Пчелинская Техред N,Костик

Корректор Г.Решетник

Заказ 7555/51 Тираж 706

БНИШ!:: осударственного комитета СССР

IID делам изобретений и открытий

113035, Москва, Ж-35„ Раушская наб., д, 4/5

Подписное

Филиал ППП Патент, г. Ужгород, ул, Проектная, 4