Формирователь адресных сигналов

 

ФОРМИРОВАТЕЛЬ АДРЁС ПЫХ СИГНАЛОВ, содержащий МД.П-транэисторы , причем истоки первого и второго транзисторов соединены с .шиной нулевого потенциала, затвор первого транзистора соединен со.стоком второго и с истоком третьего транзисторо1в, затвор второт-о транзистора соединен со стоком первого и о истоком четвертого транзисторов, стоки третьего и четвертого транзисторов объединенные и явля- . ются первым управляющим входом формирователя , затвор четвертого транзистора соединен со стоком пятого и с истоком шестого транзисторов, затвор третьего транзистора соединен со стоком седьмого и с истоком восьмого транзисторов, затворы шестого, восьмого, девятого и де сятого транзисторов объединены и являются вторым управляющим входом формирователя , затворы пятого и одиннадцатого и сток девятого транзисторов соединены . с затвором первого транзистора, затворь седьмого и двенадцатого и сток десятого транзисторов соединены с затвором второго транзистора, истоки пятого, седьMof-o , одиннадцатого и двенадцатого транзисторов подключены к шине нулевого потенциала, стоки шестого и восьмого транзисторов соединены с шиной питания, затвор тринадцатого транзистора соединен со стоком одиннадцатого транзистора, затвор четырнадцатого транзистора соединен ср стоком двенадцатого транзистора, стоки тринадцатого и четырнадцатого транзисторов объединены и являются третьим управляющим входом формирователя, исток тринадцатого транзистора является прямым, а исток четырнадцатого - инверсным выходами формирователя, отличающи й-- с я тем, что, с целью повышения быстродействия формирователя, в него введены МДП-транзисторы с пятнадцатого по во- g семнадцатый и два конденсатора, причем (Л исток пятнадцатого .транзистора соединен со стоком одиннадцатого транзистора, а исток шестнадцатого - со стоком двенадцатого транзистора, а истоки пятнадцатого и шестнадцатого транзисторов соединены с шиной питания, а их затворы - с вторым управляющим входом форh мирователя, сток семнадцатого транзиссо тора соединен с истоком девятого транIUD 05 зистора, а сток восемнадцатого транзистора - с истоком десятого транзистора , истоки семнадцатого и восемчодца того транзисторов соединены с дншой нулевого потенциала, затвор семнадцатого транзистора является адресным входом формирователя, затвор росемнадцатого транзистора соединен с шиной опорного напряжения,выводы первого конденсатора соединены соответственно с затвором и истоком четвертого транзистора ,- выводы второго конденсатора соединены соответственно с затвором и истоком третьего транзистора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19> (И> 3(5D G 11 C 8/00!

>-!

l.

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3463846/18-2 4 (22) 05,07.82 (46) 23.10.83. Бки. М 3У (72) А.Н.Заключаев, И.П,Лазаренко, Ю.В,Минков и А.Б,Однолько (53) 681.327 (088.8)

-(56) 1. "Электроника", 1978, .М 7> с. 36.

2. Авторское свидетельство СССР по заявке % 3303935/18»24, кл. Cj ll С 8/00, 1981 (прототип) ° (54) (57) ФОРМИРОВАТЕЛЬ АДРЕС"НЫХ СИГНАЛОВ, содержащий МД.П-транзисторы, причем истоки первого и второго транзисторов соединены с .шиной нулевого потенциала, затвор первого транзистора соединен со стоком второго и с истоком третьего транзисторов, затвор второго транзистора соединен со стоком первого и " истоком четвертого транзисторов, стоки третьего и четвертого транзисторов объединенные и являются первым управляющим входом формирователя, затвор четвертого транзистора соединен со стоком пятого и с истоком

> шестого транзисторов, затвор третьего транзистора соединен со стоком седьмого и с истокол< восьмого транзисторов, затворы шестого, восьмого, девятого и де сятого транзисторов объединены и являют- ся вторым управляющим входом формиро-. вателя, затворы пятого и одиннадцатого и сток девятого транзисторов соедннень1 . с затвором первого транзистора, затворы седьмого и двенадцатого и сток десятого транзисторов соединены с затвором второго транзистора, истоки пятого, седьмого, одийнадцатого и двенадцатого транзисторов подключены к шине нулевого потенциала, стоки шестого и восьмого транзисторов соединены с шиной питания, затвор тринадцатого транзистора соединен со стоком одиннадцатого транзистора, затвор четырнадцатого транзистора соединен со стоком двенадцатого транзистора, стоки тринадцатого и четырнадцатого транзисторов объединены и являются третьим управпяющим входом формирователя, исток тринадцатого транзистора является прямым, а исток четырнадцатого - инверсным выходами формирователя, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия формирователя, в него введены

МДП-транзисторы с пятнадцатого по во- Я семнадцатый и два конденсатора, причем исток пятнадцатого .транзистора соединен со стоком одйннадцатого транзистора, а исток шестнадцатого — со стоком двенадцатого транзистора, а истоки пятнадцатого и .шестнадцатого транзисторов соединены с шиной питания, а их затворы - с вторым управляющим входол формирователя, сток семнадцатого транзистора соединен с истоком девятого транзистора, а сток восемнадцатого транзистора - с истоком десятого транзистора, истоки семнадцатого и восемнадцатого транзисторов соединены с,шиной нулевого потенциала, затвор семнадцатого транзистора является адресным входом формирователя, затвор восел1надца-, того транзи стора соединен с шиной опорного напряжения, выводы первого конденсатора соединены соответственно с затвором и истоком четвертого транзистора, выводы второго конденсатора соединены соответственно с затвором и истоком третьего транзистора.

1049967

Изобретение относится к вычислительной технике и может быть испапьзовано в бац ших интегральн х схемах (БИС) на NOH-транзисторах.

Известен формирователь андресных 5 сигналов, содержащий 12 транзисторов, шины земан, питания и опорного потенциала, входную адресную шину, выходные шины прямого и инверсного сигналов, две управляющие шины, причем истоки первого и второго транзисторов соединены с шиной эемпи, затворы первого и второго транзисторов соединены с входной адресной шиной и с шиной опорного напряжения соответственно, сток первого транзистора соединен с затворами третьего и четвертого, с истоком пятого и со стоком шестого транзисторов, сток второго транзистора соединен с затворами шестого и седьмого, с истоком восьмого 20 и со стоком третьего гранэисторэв, истоки третьего, четвертого, шестого и седь» мого транзисторов соединены с шиной земли, затворы восьмого и девятого транзисторов соединены с истоком десятого и со стоком четвертого транзисторов, затворы пятого и одиннадцатого транзисторов соединены с истоком двенадцатого и со стоком седьмого транзисторов, стоки десятого и двенадцато- 30 го транзисторов соединены с шиной питания, . стоки пятого и восьмого транзисторов — с первой управляющей шиной, стоки одиннадцатого и девятого транзисторов соединены со второй управпяющей шиной, а их истоки — с инверсным и с прямым адресными выходами соответственно, затворы десятого и двенадцатого транзисторов соединены с третьей управляющей шиной (1) . Недостатком дан- 40 ного адресного формирователя явпяется значительная потребляемая мощность и недостаточное быстродействие.

Наибопее бпизким к изобретению по технической сущности является формирователь адресных сигналов, который содержит шины земли и питания, три управпяющие шины, шину опорного напряжения, входную адресную шину, выходные шины прямого и инверсного адресного сигнала, двенадцать транзисторов, причем истоки первого и второго транзисторов соединены с шиной земли, сток первого и исток третьего транзисторов объединены, затвор первого транзистора является адресным входом, сток второго и исток четвертого транзисторов объединены, затвор второго транзистора соединен с шиной опорного напряжения, сток третьего транзистора соединен с затворами. пятого, шестого, с истоком седьмого и со стоком восьмого транзисторов, сток четвертого гранзистора соединен с затворами восьмого и девятого, с истоком десятого и со стоком шестого транзисторов, эагворъ третьего, десятого и одиннадцатого транзисторов соединены со стоком пятого и с истоком двенадцатого, транзисторов, затворы четвертого, седьмого и тринадцатого соединены со стоком девятого и с истоком четырнадцатого транзисторов, стоки двенадцатого и четырнадцатого транзисторов соединены с шиной питания, а ик их затворы - с первой управляющей шиной, стоки одиннадцатого и тринадцатого транзисторов соединены с второй управляющей шиной, а их истоки - с прямым и инверсным адресными выходами соответственноо, истоки пятого, шестого, восьмого и девятого транзисторов соединены с шиной земли, стоки седьмого и десятого транзисторов соединены с третьей управляющей шиной $2)

Однако известный формироватепь обпадаег низким быстродействием, которое опредепяегся значительной задержкой, необходимой дпя усиления разбаланса плеч триггера, собранного на шестом и восьмом транзисторах.

11ель изобретения - повышение быстродействия формирователя адресных сигналов.

Ноставленная цель достигается тем, что в формирователь адресных сигналов, содержащий МДП-транзисторы, причем истоки первого и второго транзисторов соединены с шиной нулевого потенциала, затвор первого транзистора соединен со стоком второго и с истоком третьего транзисторов, завтор второго транзисто. ра соединен со стоком первого и с истоком четвертого тра. :зисторов, стоки третьего и четвертого транзисторов объединены и явпяются первым управляю щим входом формирователя, затвор четвертого транзистора соединен со стоком пятого и с истоком шестого транзисторов, затвор . третьего транзистора соединен со стоком седьмого и с истоком восьмого транзисторов, затворы шестого, восьмого, девятого и десятого транзисторов объединены и являются вторым управпяющим входом формирователя, зат-, воры пятого и одиннадцатого и сток девятого транзисторов соединены с затвором первого транзистора, затворы седьмого и двенадцатого и сток десятого

1049967 транзисторов соединены с затвором второго транзистора, истоки пятого, седьмого, одиннадцатого и двенадцатого гран« эисторов подключены к шине нулевого потенциала, стоки шестого и восьмого транзисторов соединены с шиной питания, затвор тринадцатого транзистора соединен со сгоком одиннадцатого транзистора, затвор четырнадцатого транзистора соединен со стоком двенадцатого транзистора, >0 стоки тринадцатого и четырнадцатого транзисторов обьединены и являются третьим управляющим входом формирователя, исток тринадцатого транзистора является прямым, а исток четырнщщатого - 15 инверсным выходами формирователя, введены МДП-транзисторы с пятнадцатого по восемнадцатый и два конпденсатора, причем исток пятнадцатого транзистора соединен со стоком одинадцатого транэис 20 тора, а исток шестнадцатого — со стоком двенадцатого транзистора, стоки пятнадцатого и шестнадцатого транзисторов соединены с шиной питания, а их затворы ° с вторым управляюшим входом формиро.- 25 вателя, сток .семнадцатого транзистора соединен с истоком девятого транзистора, . а сток восемнадцатого транзистораистоком десятого транзистора, истоки семнадцатого и восемнадцатого транзис- 3О торов соединены с шиной нулевого потенциала„затвор семнадцатого транзистора является адресным входом формирователя, затвор восемнадцатого транзистора соединен с шиной опорного напряжения, выводы первого конденсатора соединены соответственно с затвором и истоком чевертого транзистора, выводы второго конденсатора соединены соответственно с затвором и истоком третьего транзистора 4р

На фиг. 1 представлена принципиальная схема формирователя адресных сигналов; на фиг. 2 - сигналы на входах и выходе формирователя.

Формирователь адресных сигналов . . 4 (фиг 1) содержит МИП-транзисторы 1-18 с первого по восемнадцатый, шину 1 9 нулевого потенциала, шину 20 питания, первый

21, второй 22 и третий 23 управпяюшие входы, адресный вход 24, шину 25 опорного потенциала, прямой 26 и инверсный.

27 выходы, конденсаторы 28 и 29, транзисторы 1 и 2 образуют триггер, Формирователь работает следующим . образом.

В исходном состоянии на входах 21-23 и выходах 26 и 27 — низкий потенциал, на входах 22 — 24 - высокий потенциал.

Затворы транзисторов 3,4,13 и 14 и конденсаторы 28 и 29 заряжаются до высокого потенциала.На вход 21(фиг.2)подают выкий логический уровень. Через открытые транзисторы 3 и 4 начинает подниматься потенциал на затворах транзисторов

1 и 2 (плечах триггера), . Поскольку потенциал на входе 24 выше, чем на шине 25 опорного напряжения, происходит перекос триггера на транзисторах 1 и 2, потенциал на затворе транзистора 2 превышает потенциал на затворе транзистора 1, Потенциал на входе 22 сбрасывают до низкого логического уровня, в результате чего пркрашаегся ток через транзисторы 9, 17 и 10,18 на шину 19, который является нагрузкой дпя сигнала н на входе 21 и увеличивает время полного перекоса триггера. B результате передачи напряжения с истока транзистора 4 на его затвор через конденсатор 28 на затворе транзистора 4 устанавливается потенциал, превышающий напряжение питания, что способствует быстрейшему заряду емкости узла истока транзистора 4 до полного логического уровня сигнала на входе 21. Через открытый транзистор 12 снижается потенциал затвора транзистора

14. Затем на вход 23 подается высокий потенциал и через открытый транэисмэр

13 на выход 26 проходит высокий потенциал. Задержку между сигналами на входах 21 и .22 следует делать минимальной. Работа формирователя описана для случая транзисторов с каналом л -типа, Аналогичный формирователь может работать на транзисторах р-типа. Для этого следует лишь изменить попярность источников напряжения.

В предлагаемом устройстве на затворе транзистора 4 потенциал поднимается значительно выше, чем на затворе аналогичного транзистора известного устройства та с как паразитная емкость на затворе этого транзистора значительно снижена.

Кроме того отсутствует сквозной ток

I через транзисторы 9, 17 и 10,18, Таким образом, предлагаемый формирователь обладает более высоким быстродействием, чем известный.

1049967

ФигЛ

Заказ843 6/4 9 Тираж 594

BHHHHH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель В.Рудаков

Редактор О.Черниченко Техред Т.Маточка, Корректор Т.Вашкович