Запоминающее устройство с самоконтролем

 

, ЗАПОМИНА1ШЩЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель, регистр числа, две группы сумматоров по модулю два, элемент задержки и; первую группу элементов ИЛИ, выходы которых соединены с информационными входами регистра числа, выходы которого подключены к входам сумматоров по модулю два групп и являются информационными выходами устройства, инфор мационными, входами которого 5вл5Й6тся первые входы одних из элементов ИЛИ первой группы, первые входы других из которых соединены с выходами сумматоров по модулю два групп, вторые входы элементов ИЛИ первой группы подключены к выходам накопителя, информационные входы которого соединены с выходами регистра числа, а один из управляющих входов накопителя подключен к первому выходу элемента задержки , второй выход которого соединен с управляющим входом регистра числа, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства за счет обеспечения возможности исправления ошибок, в него введены три группы элементов НЕРАВНОЗНАЧНОСТЬ , сумматор по модулю два, две группы Элементов НБ, два элемента ИЛИ-НЕ,, четыре группы элементов И, вторая группа элементов ИЛИ, элемент И-НЕ и элемент ИЛИ, причем первые входы элементов НЕРАВНОЗНАЧНОСТЬ пер1 вой группы соединены с выходами сумматорвв по модулю два первой группы, вторые входы - с одними из контрольных выходов регистра числа и первыми входами сумматора по модулю два, вторые входы которого соединены с другими контрольными выходами регистру числа и с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ второй , вторые входа которых соединены с выходами сумматоров по модулю два второй группы, выходы элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп соедине ны соответственно с входами элементов НЕ первой и второй групп и вхо- . дами первого и второго элементов ИЛИ. i НЕ, выходы элементов И первой группы соединены с первыми входами элементов (П НЕРАВНОЗНАЧНОСТЬ третьей группы,вто1рые входы которых соединены с выходами регистра числа, а выхода - с вторыми входами элементов «ли первой группы, jBHXoiftJ первого и второго элементов ИЛИ-НЕ соединены соответственно с первьши входами последних элементов И второй и третьей групп и с первым и вторым входами элемента d И-НЕ, выход КОТОРОГО соединён с первь1м входом элемента ИЛИ, второй вход ;которого является Одним из управляющих входов устройства, а выход со- sl ;единен с входом элемента задержки, третий выход которого подключен к о управляющим входам элементов НЕРАВНОЗНАЧНОСТЬ третьей группы, выход сумматора по модулю два соединен с вторьзми входами последних элементов .И второй и третьей группы, выходы элементов НЕ первой и второй групп соединены соответственно с одноименными входами Соответствующих, элементов И второй и третьей групп, кроме последних элементов И, выходы элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп, кроме первых, подключены соответственно к одноименным входам

(19) (И) СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК

ЗСЮ G 11 С 29 00

I ;l

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

\ г

I

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ч1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3484607/18-24. (22) 10.08 ° 82 (46) 15.12.83. Бюл. )) 46 (72) Д. A. Бруевич, P. M. Воробьев,.

В. В. Вушкарник и tt). Т. Оношко (53) 681.327.6(088.8) (56) 1. Авторское свидетельство СССР

Р 680061, кл. G 11 С 29/00, 1977.

2. Авторское свидетельство СССР

Р 639023, кл. 0 11 С 29/00, 1976 (прототип); (54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С

САМОКОНТРОЛЕМ, содержащее накопитель, регистр числа, две группы сумматоров по модулю два, элемент задержки и первую группу элементов ИЛИ, выходы которых соединены с информационными входами регистра числа, выходы которого подключены к входам сумматоров по модулю два групп и являются инфор-. мационными выходами устройства, инфор мационными входами которого являЮтся первые входы одних из элементов ИЛИ первой группы, первые входы других из которых соединены с выходами сумматоров по модулю два групп, вторые входы элементов ИЛИ первой группы подключены к выходам накопителя, информационные входы которого соединены с выходами регистра числа, а.один из управляющих входов накопителя подключен к первому выходу элемента задержки; второй выход которого соединен с управляющим входом регистра числа, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства за счет обеспечения возможности исправления ошибок„ в него введены три группы элементов НЕРАВНОЗНАЧНОСТЬ, сумматор по мбдулю два, две группы блементов НЕ, два элемен-, та HJIH-HF, четыре группы элементов И, вторая группа элементов ИЛИ, элемеит H-ÍÅ и элемент ИЛР1, причем первые входы элементов НЕРАВНОЗНАЧНОСТЬ пер вой группы соединены с выходами сумматоров по модулю два первой группы, вторые входы — с одними из контрольных выходов регистра числа и первыми входами сумматора по модулю два, вторые входы которого соединены с другими контрольными выходами регистра числа и с первыми входами элементов

НЕРАВНОЗНАЧНОСТЬ второй группы, вто рые входы которых соединены с виходами сумматоров по модулю два второй группы, выходи элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп соединены соответственно с входами элементов НЕ первой и второй групп и входами первого и второго элементов ИЛИНЕ, выходи Элементов И первой группы Е соединены с первыми входаьи элементов

НЕРАВР!ОЗНАЧНОСТЬ третьей группы, вто}рые входы которых соединены с выходами регистра числа, а. выходы — с вторыми входами элемейтов или первой группы, выходи первого и второго.эле ментов ИЛИ-НЕ соединены соответствен но с первыми входами последних элементов И второй и третьей групп и с первым и вторим входами элемента

И-НЕ, выход которого соединен с первым входом элемента ИЛИ, второй вход

;которого является одним из управляющих входов устройства, а выход со- . единен с входом элемента задержки, третий выход которого подключен к управляющим входам элементов НЕРАВНОЗНАЧНОСТЬ третьей группы, выход сумматора по модулю два соединен с вторыми входами последних элементов

И.второй и третьей группы, выходи элементов HE первой и второй групп соединены соответственно с одноименными входами соответствующих, элемен тов И второй и третьей групп, кроме последних элементов И, выхоли элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп, кроме первых, подключены соответственно к одноименним входам

1061176 входами соответствующих элементов

ИЛИ второй группы, выходы которых, выходы других элементов И четвертой группы, а также выходы элементов

НЕРАВНОЗНАЧНОСТЬ первой и второй групп подключены к входам элементов

И первой группы. предыдущих элементов И второй и третьей групп, выходы первых элементов

НЕРАВНОЗНАЧНОСТЬ первой и второй групп и выходы элементов И второй и третьей групп соединены.с входами элементов И четвертой группы, выходы одних иэ которых соединены со

Изобретение относится к цифровой кое быстродействие, так как оно сповычислительной технике и может быть собно исправить в массиве данных использовано для построения высоко- только однобитовую ошибку и лишь надежных запоминающих устройств. по завершении считывания последней

Известно запоминающее устройство 5 ячейки. исправлением ошибок при итератив-.

НоМ кодировании, содержащее блок хра» Наиболее близким к изобретению нения информации с дешифратором адре- является запоминающее устройство с са, сумматор по модулю два, регистры самоконтролем, содержащее накопитель, кличи, элементы НЕРАВНОЗНАЧНОСТЬ, 16 блок адресных. цепей, блок местного элементы И, ИЛИ и счетчик, причем управления, элементы ИЛИ, регистр выходы блока хранения информации со- слова, две группы сумматоров по моединены с соответствующими входами -дулю два и блок сравнения контроль. сумматора по модулю два, регистра со ных разрядов, .причем адресные входы счетными входами и с первыми входами )5 накопителя соединены с выходами блоэлементов НЕРАВНОЗНАЧНОСТЬ, выходы ка адресных цепей, адресные входы регистра со счетными входами соедине- которого соединены с адресными шины с первыми входами ключей, другие нами устройства, а управляющие— входы которых соединены с выходом де" с первыми выходами блока местного шифратора блока хранения информации, управления, входные управляЮщие шиа выходы ключей, соединены с соответ- ны устройства соединены с управляствующими входами регистра запомина- ющими входами блока местного управния ошибок, выходы которого соедине- ления, вторые выходы которого соедины с входами первого элемента ИЛИ нены с управляющими входами накопии с первыми входами ключей регистРа теля и регистра слова, а выход Кон- запоминания ошцбок, другие входы . ца операции — с выходной .Управляющей которых соединены с входом счетчика шиной устройства, выходы элементов и с выходом первого элемента И, а ИЛИ соединены с входами регистра выходы - с вторыми входами элементов слова, выходы информационных разряНЕРАВНОЗНАЧНОСТЬ, первый выход счет- дов которого соединены с входами сум чика подключен к одному из входов, 3О маторов по модулю два и с выходными первого элемента И, другой вход кото- информационными шинами устройства„ . 1рого подключен к выходу сумматора по а выходы контрольных разрядов — с пермодулю два, второй выход счетчика вьми входами блока сравнения контподключен к одному из входов второго рольных разрядов, вторые входы котоэлемента ИЛИ, другой вход которого рого соединены с выходами сумматоров соединен с выходом второго элемента по модулю два, первые входы элеменИ, входы второго элемента И соедине- тов ИЛИ соединены с выкодными инфорны соответственно с первым и третьим мационными шинами устройства и выховыходами счетчика и выходом первого дами сумматоров по модулю два, а втоэлемента ИЛИ. Исправление ошибок 4О рые входы — с выходом накопителя. в этом устройстве происходит с исполь В данном устройстве информация.в назованием двухмерного итеративного . копитель записывается в виде двухкода, синдром ошибки которого вычис- MepHoro итеративного кода, контрольляется путем сложения по модулю два ные„ разряды которого (групповой и разрядов, находящихся в строках и $5 веуочной четности) вычисляются сумстолбцах считанного массива данных. маторами по модулю два первой и втоОтказавший бит фиксируется на пере- Рой грУпп. При считывании кодового сечения строки и столбца, сумма раз- слова эти же сумматоры снова вычислярядов в- которых равна единице Щ . ют контрольные разряды, которые сравНедостатками этого устройства 0 ниваются со считанными в блоке сравявляются невысокая надежность и низ- 7 ения контрольных разрядов, При от1061176 сутствии равенства на выход устрой: ства поступает сигнал ошибки pj .

Недостатком этого устройства является невысокая надежность иэ-эа отсутствия воэможности исправления ошибок.

Цель изобретения — повышение надежности работы устройства путем обеспечения воэможности исправления ошибок.

Указанная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее накопитель-, регистр числа, две группы. сумматоров по модулю два, элемент задержки и первую группу элементов ИЛИ, выходы которых соединены с информационными входами регистра числа, выходы которого подключены к входам сумматоров по модулю два групп и являются информационными выходами устройства, ин- .2О формационными входами которого являются первые входы одних из элементов

ИЛИ первой группы,.первые входы других из которых соединецы с выходами сумматоров по модулю два групп, вторые входы элементов ИЛИ первой группы подключены к выходам накопителя, информационные входы которого соедй иены с выходами регистра числа, а один иэ управляющих входов накопите- 30 ля подключен к первому выходу элемен-. та задержки, второй выход которого соединен с управляющим входом регистра числа, введены три группы элемен- тов НЕРАВНОЗНАЧНОСТЬ, сумматор по 35 модулю два, две группы элементов НЕ, два элемента ИЛИ-HE четыре группы элементов И» вторая группа элементоэ

ИЛИ, элемент И-НЕ и элемент ИЛИ, причем первые входы элементов НЕРАВНОЗНАЧНОСТЬ первой группы соединены с выходами сумматоров по модулю два первой группы, вторые входы — с одними из контрольных выходов регистра числа и первыми входами сумматора по модулю два, вторые входы которого соединены с другими контрольными выходами регистра числа и с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ второй группы, вторые входы которых соединены с выходами сумматоров по модулю два второй группы, выходы"элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп соединены соответственно, с входами элементов НЕ первой и второй групп и входами первого и второго элементов ИЛИ-НЕ, выходы элементов И первой группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ третьей группы, вторые входы которых соединены.с выходами регистра числа, 60 а выходы — с вторыми входами элементов ИЛИ первой группы, выходы первого и второго элементов ИЛИ-НЕ соединены соответственно с первыми входами последних элементов И второй и третьей,ág групп и с первым и вторым входами элемента И-HE выход которого соединен с первым входом элемента ИЛИ, второй вход которого является одним из управляющих входов устройства, а выход соединен с входом элемента задержки, третий выход которого подключен к управляющим входам элементов НЕРАВНОЗНАЧНОСТЬ третьей группы, выход сумматора по модулю два соединен с вторыми входами последних элементов И второй и третьей групп, выходы элементов НЕ первой и второй групп соединены соответственно с одноименными входами соответствующих элементов И второй и третьей групп, кроме последних элементов И, выходы элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп, кроме первых, подключены соответственно к одноименным входам предыдущих элементов И второй и третьей групп, выходы первых элементов НЕРАВНОЗНАЧНОСТЬ первой и .второй групп и выходы элементов И второй и третьей групп соединены с входами элементов И четвертой группы, выходы одних из которых соединены с входами соответствующих элементов ИЛИ второй группы, выходы которых, выходы других элементов И четвертой группы, а также выходы элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп подключены к входам элементов И первой группы.

На фиг. 1 и 2 представлена структурная схема запоминающего устройства с самоконтролем с длиной информационного слова К, равной девяти.

Запоминающее устройство содержит накопитель 1, элемент 2 задержки, регистр 3 числа, первую 4 и вторую 5 группы элементов ИЛИ, первую 6 и вторую 7 группы сумматоров по модулю два, первую 8, вторую 9 и третью

10 группы элементов НЕРАВНОЗНАЧНОСТЬ сумматор 11 по модулю два, первую 12 и вторую 13 группы элементов HE первый 14 и второй 15 элементы ЙЛИНЕ, первую 16, вторую 17, третью 18 и четвертую 19 группы элементов И, элемент И-НЕ 20 и элемент ИЛИ 21.

Устройство имеет управляющие входы адреса 22, записи 23 и чтения 24, а также информационные выходы 25 и информационные входы 26. Связи блоков устройства обозначены позициями 27-32. Устройство имеет также управляющий вход 33 синхронизации.

Устройство обеспечивает исправле« ние как одиночных, так и групповых ошибок при условии -их расположения не более чем в одной диагонали мат» рицы кодового слова двумерного итеративного кода, которая для K 9 имеет вид

s s sq c„

5 5 g 56 С

1061176

57 68 59 Сз

С4 С, С, Работу устррйства рассмотрим н режимах записи и считывания.

В режиме записи на вход 33 посту-, пает сигнал "Запуск", на вход 23— признак записи, на вход 22 — адрес выбранной ячейки накопителя, а на входы 26 — слово данных.. Последнее, через элементы ИЛИ 4 поступает на входы регистра 3. Сигнал "Запуск" проходит элемент ИЛИ 21 и поступает на вход элемента.2 задержки, с второго. выхода которого через заданное время выдается синхронизирующий cHI нал, наносящий слово данных в регистр 3. Контрольные разряды двумерного итеративного кода групповой четности С -С4 формируются сумматорами 6 по модулю два, а контрольные разряды неточной четности С4-С сумматорами 7 по модулю дна. С вы/ ходов. сумматоров контрольные разряды.проходят элементы ИЛИ 4 и также записываются в регистр 3, образуя полное кодовое слово. Затем происходит запись содержимого регист ра в накопитель 1 по адресу, поданному на вход 22. С этой целью в на-: копитель подается синхронизирующий сигнал с первого выхода элемента 2 задержки и признак записи с входа 23.

В режиме считывания на вход 24 поступает признак чтения, на вход 33 сигнал "Запуск", а на вход 22 — адрес выбранной ячейки. После выдачи в накопитель 1 синхронизирующего сигнала с первого выхода элемента 2 задержки, содержимое выбранной ячейки поступает на выход накопителя и через элементы ИЛИ 4 записывается в регистр 3. Суммматоры б и 7 по модулю два формируют контрольные разряды групповой и неточной четнос ти, которые поступают соответственно на одни из входов элементов НЕРАВНОЗНАЧНОСТЬ 8 и 9. Одновременно на другие входы элементов НЕРАВНОЗНАЧНОСТЬ 8 и 9 с регистра 3 подаются контрольные разряды групповой

I 1 t

С -Сq и неточной С4-Cg четности, ! которые непосредственно считываются из накопителя 1. Результат сравнения сформированных и считанных контрольных разрядов, проведенного на элементах НЕРАВНОЗНАЧНОСТЬ 8 и 9, представляет собой синдром ошибкй е4-е6. Если хотя бы один из его разрядов не равен нулю, то на выходе 32 элемента И-НЕ 20 появляется сигнал ошибки, т.е., Е ЕгЧЕн = (е ч е че4) ч (е4 ч е .че ), где Е1. и Ез - признак ошибки при сравнении контрольных разрядов cooT ветственно групповой и неточной

g,.= e„e„

35 ф, =,ере,е „

g3 eg egveqeg ve þ

g4=e, Å ЧЕ, Е чЕ Е е чбеб6

1 1

1 (6 3 4 eeet

1 1

g, еве<

45 . Для разрядов 6„-Sy позиция ошики фиксируется с помощьи элементо

И 16 при совпадении g с соответст.5 вующими значениями е -е и e4" е6, 1 для разрядов С,-С вЂ” с соответствующими значениями. е4- е и Ек, а для разрядов С -С вЂ” с соответствующими значениями е4 -еб и E„. Например

Вэф eZ е4 95 8 с = е Е, яе

С выходов элементов И 16 позиции ошибок поступают на одни из входов элементов. НЕРАВНОЗНАЧНОСТЬ 10, на другие входы которых с регистра 3 подается считанное кодовое слово.

Разряды, позиции ошибок которых рав60 ны единице, иннертируются, после чего исправленное кодоное слово через элементы ИЛИ 4 вновь записывается в регистр 3, откуда его информационные разряды поступают на выхо65 ды 25 °

40 четности. Логическое сложение осуществляется элементами ИЛИ-НЕ 14 и 15 и И-HE 20. Признаком неисправности в одном из контрольных разрядов С4-Се является наличие логичее5 кой единиц„ на выходе су,атора 11 по модули два

Е„. = C)9C)9Cg01C40

С помощью элементов HE 12 и 13 и элементов И 17 и 18 определяются первые по порядку, не равные .нулю, разряды синдрома ошибки групповой и неточной четности, либо признак ошибки н соответстнуищих контрольных разрядах

Е, = Е1 е4 е4 е = е, е1 . е ; e4eg е1 ее е6 " е4 е еб

eel = EKE

20 Так как при совпадении логических единиц на каком-либо элементе И второй 17 или третьей 18 групп обеспечивается блокировка последующих элементов И той же группы, то только

25 по одному элементу .из каждой группы может находиться в активном состоянии.

Затем с помощьи элементов И 19 и элементов ИЛИ 5 определяется одна из семи возможных диагоналей матрицы . кодового слона, нключающая отказавшие разряды

1061176

И

Фиг 3

Признаком некорректируемого отказа (т.е. отказа более чем в одной диагонали матрицы кодового слова). является .сохранение единицы на выходе элемента И-HE 20 после проведения коррекции.

Технико-экономическое нреимущест во предложенного устройства заклю-. чается в его повышенной надежности за счет возможности исправления ошибок. Кроме того, так как устрой,ство обеспечивает исправление групповых ошибок в определеиных разрядах,, то, подавая на эти разряды . сищфонйэирующие сигналы c:îòäåëü,ных,@ормкрователей, получаем такую структуру накопителя, при которой отказ:отдельнЫх элементов электро-.. ники::обрамлений или шин управления (замыкания, обрывы и т,п,)..йе приводит еще к выходу-устройства из строя.. Использование этого свойства

10 дополнительно повышает надежность устройства.

1061176

Составитель В. Рудаков

Редактор Jl. Алексеенко Техред T.Матюка

Корректор М. Демчик

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Р

Заказ 10049/53 Тираж 594

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх