Делитель частоты с переменным коэффициентом деления

 

ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий первый делитель частоты, управляющие входы которого соединены с шиной управляющего кода, а выход с выходной шиной устройства, второй делитель частоты, вход которого . соединен с шиной входной частоты, и спусковое устройство, отличающийся тем, что, с целью повышения надежности и уменьшения : времени подго овки при смене частоты , в него введены программируемое запоминающее устройство (ПЗУ), регистр-накопитель , компаратор, устройство управления и сумматор, причем первый вход спускового устройства соединен с шиной .входной частоты, выход - с входом первого делителя частоты, а второй, третий и четвёртый входы соединены соответственно с первым выходом устройства управления , выходом первого делителя чабтоты и первым выходом компаратора, второй выход которого соединен с входом управления устройства управления , ксэдовые входы которого соединены сшиной управляющего кода, а кодовые выходы - с шиной адресации ПЗУ, выход которого подсоединен к первому кодовому входу сумматора , второй кодовый вход которого (О соединен с выходом регистра-накопителя , вход записи которого соединен с вторы}4 выходом устройства управления, а кодовый входс выходом сумматора и первым входом компаратора, второй вход которого соединен с выходом второго делителя частоты. да 4 4 J -si

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(59 Н 03 К 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTGPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3498840/18-21 (22) 06.10.82 (46) 30.12.83; Бюл.М 48 (72) Г.М. Ильин, t0.A. Иерхо и .

В.И. Цветков (53) 621.374.32 (088.8) (56) 1. Авторское свидетельство СССР

Р 325708, кл. Н 03 К 23/00,17.03 ° 69, 2. Авторское свидетельство СССР

9 600735, кл. Н 03 К 23/00, 08.08.75 (прототип). (54) (57) ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий первый делитель частоты, управляющие входы которого соединены с шиной управляющего кода, а выходс выходной шиной устройства, второй делитель частоты, вход которого соединен с шиной входной частоты, и спусковое устройство, о т л ич-а ю шийся тем, что, с целью повышения надежности и уменьшения времени подготовки при смене частоты, в него введены программируемое запоминающее устройство (ПЗУ), реÄÄsuÄÄ1064477 гистр-.накопитель, компаратор, устройство управления и сумматор, причем первый вход спускового устройства соединен с шиной входной частоты, выход — с входом первого делителя частоты, а второй, третий и четвертый входы соединены соответственно с первым выходом устройства управления, выходом первого делителя частоты и первым вйходом компаратора, второй выход которого соединен с . входом управления устройства управления, кодовые входы которого соединены с шиной управляющего кода, а кодовые выходы — с шиной адресации ПЗУ, выход которого подсоединен к первому кодовому входу сумматора, второй кодовый вход которого соединен с выходом регистра-накопителя, вход записи которого соединен с вторым выходом устройства управления, а кодовый вход — с выходом сумматора и первым входом компаратора, второй вход которого соединен с выходом второго делителя частоты.

1064477

Изобретение относится к импульсной технике,и может использоваться для формирования последовательностей чередующихся когерентных сигналов в устройствах автоматики и вычислительной техники. 5

Делители с переменным коэффициентом деления, выпускаемые серийно в интегральном исполнении, например типа 155ИЕ8, 564ИЕ15 и др., при формировании импульсной последова- 10 тельности не обеспечивают восстановление фазы сигнала при возвращении к ранее формированной частоте.

Известен делитель частоты с переменным коэффициентом деления, со- )5 держащий декадный двоично-десятичный и управляющий десятичный счетчики импульсов, переключатель кратности деления и элементы совпадения(1 ).

Устройство обеспечивает восстановление фазы сигналов при их чередовании, однако частоты формируемых сигналов находятся в кратном соотношении, что ограничивает область его применения. 25

Наиболее близким по технической сущности к предлагаемому является делителЬ Частоты с переменным коэффициентом деления, содержащий первый делитель частоты, управляющие входы которого соединены с шиной управляющего кода, а выход — с выходной шиной устройства, второй делитель частоты, вход которого соединен с шиной входной частоты и первым входом первого делителя частоты, 35 спусковое устройство, первый,и второй входы которого соответственно через первый и второй формирователи соединены соответственно с первым и вторым выходами второго 40 делителя частоты, третий вход - с шиной командного сигнала, а выход— с входом установки первого делителя частоты (23.

Недостаток данного устройства заключается в невысокой эксплуатационной надежности, а именно: в возможности субъективных ошибок оператора в выборе момента перехода к новому значению частоты (сигнал подается на шину командного сигнала) ошибок при расчете и наборе нового значения фазы; и в большом времени подготовки, требующемся на расчет и ввод поправки.

Цель изобретения — повышение надежности (эксплуатационной) и умень шение вреМени подготовки при смене частоты.

Поставленная цель достигается тем, что в.делитель частоты с пере- 60 менным коэффициентом деления,содержащий первый делитель частоты,управляющие входы которого соединены с шиной управляющего кода, а выходс выходной шиной устройства, второй 65 делитель частоты, вход которого соединен с шиной входной частоты, и спусковое устройство, введены программируемое запоминающее устройство (ПЗУ), регистр-накопитель, компаратор, устройство управления и сумматор, причем первый вход спускового устройства соединен с шиной входной частоты, выход — с входом первого делителя частоты, а второй, третий и четвертый входы соединены соответственно с первым выходом устройства управления, выходом первого делителя частоты и первым выходом компаратора, второй выход которого соединен с входом управления устройства управления, кодовые входы которого соединены с шиной управляющего кода, а кодовые выходы — с шиной адресации ПЗУ,выход которого подсоединен к первому кодовому входу сумматора, второй кодовый вход которого соединен с выходом регистра-накопителя, вход записи которого соединен с вторым выходом устройства управления, а кодовый вход †.с выходом сумматора и первым входом компаратора,второй вход которого соединен с выходом второго делителя частоты..

Введение дополнительных элементов обеспечивает повышение надежности и сокращение времени подготовки к работе устройства за счет автоматизации процесса привязки фазы формируемого сигнала путем отыскания момента совпадения соответствую щих сигналов первого и второго делителей частоты и запуска первого делителя частоты соответственно этому моменту.

На чертеже приведена структурная схема устройства.

Делитель частоты с переменным коэффициентом деления содержит первый делитель 1 частоты, управляющие входы которого соединены с шиной 2 управляющего кода, а. выход— с выходной шиной 3 устройства, второй делитель 4 частоты, вход которого соединен с шиной 5 входной частоты, спусковое устройство 6, программируемое запоминающее устройство (ПЗУ) 7, регистр-накопитель 8, компаратор 9, устройство

10 управления и сумматор 11, причем первый вход спускового устройства б соединен с шиной 5 входной частоты, выход — с входом первого делителя 1 частоты, а второй; третий и-четвертый входы соединены соответственно с первым выходом устройства 10 управления, выходом первого делителя 1 частоты и первым выходом компаратора 9, второй выход. которого соединен с входом управления устройства 10 управления, кодовые входы которого соединены с ши1064477 ной- 2 управляющего кода,.а кодовые выходы — с шиной адресации ПЗУ 7,выход которого подсоединен к первому кодовому входу сумматора 11,второй кодовый вход которого соединен с вы- ходом регистра-накопителя 8, вход за 5 писи которого соединен с вторым выходом устройства 10 управления, а кодовый вход — с выходом сумматора 11 и первым входом компаратора

9, второй вход которого соединен f0 с выходом второго делителя 4 частоты.

Спусковое устройство б может содержать два триггера и два элемента совпадения, первый вход первого из 15 которых соединен с первым входом,а выход — с выходом спускового устройства, второй вход — с выходом первого триггера и входом сброса второго триггера, вход запуска гО которого соединен с вторым входом спускового устройства, а выход — c первым входом второго элемента совпадения, второй вход которого соединен с третьим входом спускового устройства, четвертый вход которого соединен с входом сброса первого триггера, вход запуска которого соединен с выходом второго элемен- та совпадения.

Устройство 10 управления может содержать счетчик импульсов, тактовый вход которого соединен с входом управления устройства и первым входом первого элемента совпадения, выход которого соединен с вхо- З5 дом сброса триггера, выход которого соединен с первым входом второго элемента совпадения, второй вход которого подключен к выходу генератора тактовой частоты, а выход — к 4() второму выходу устройства, первый выход которого соединен с входом за. пуска триггера, выходом первого дешифратора и входом сброса счетчика импульсов; выход которого соединен .с входом второго дешифратора,выход которого подключен к второму входу первого элемента совпадения, кодовые входы устройства соединены. с входом первого дешифратора и .первой группой кодовых выходов устройства, вторая группа кодовых выходов устройства подключена к входам второго дешифратора. Счетчик. импульсов ведет отсчет констант; код текущей константы с его выхода, объединяясь с кодом Х„...Х, шины 2 управляющего кода, образует код

Х„...Х 9 адресации ПЗУ 7. Первый дешйфратор выявляет моменты смены рабочих частот {код 0000), сигналом 60 с его выхода устанавливается в исходное состояние счетчик импульсов и перебрасывается триггер в состояние, при котором через второй элемент совпадения поступают на ре65 гистр-накопитель 8, образуя последовательность импульсов записи. Второй дешифратор выявляет состояние счетчика импульсов, соответствующее последующей константе {код 1010).

При объединении сигнала с выхода этого дешифратора с сигналом В > A, поступающим с второго выхода компаратора 9, происходит сброс триггера.

Воздействуя на вход второго элемента совпадения, триггер прекращает поступление импульсов записи на второй выход устройства, фиксируя окончание поиска значения В.

В основу работы предлагаемого устройства положена периодичность совпадения сигналов делителя 1 с сигналами делителя 4, формирующего, например, сигналы шкалы текущего времени. Задача сводится к нахождению числа В, соответствующего моменту времени Т8, ближайшему к моменту Т> (началу перехода на очередную частоту) и кратному периоду совпадения t; упомянутых сигналов.

Найденное значение В и соответствующий ему сосент Т> определяет исходную фазу сигнала при очередной привязке.

Значение В и значение А, .численно равное Т>, при этом связаны выражением

В = А-а + Р.

1 1 ,4 где (Д /Р;) — целочисленное частное,"

Р; — модуль, численно равный периоду t; совпадения сигналов, пропорциональный коэффициенту деления устройства;

a — наименьший остаток.

Поиск значения В для сокращения времени производится в несколько ступеней, при этом промежуточные модули .p„ =mI",; Р— np. пропорциональны Р; (гп и и — целые положительные числа). Численные значения модулей ступеней, соответствующих требующимся коэффициентам деления, записаны в ПЗУ в виде констант.

Устройство работает следующим образом.

Переход на очередную частоту в момент TA сопровождается изменением управляющего кода, поступающего по шине 2. При этом сигналом с устройства 10 на второй вход подготавливается спусковое устройство б, а изменившийся управляющий код изменяет коэффициент деления делителя 1. При переходе делителя

1 в исходное состояние сигналом с его выхода на третий вход вводится спусковое устройство б, развивая цепь шины 5 входной частоты на вход делителя 1.

1064477

Составитель А. Соколов

Техред Т.Фанта Корректор И.Муска

Редактор Е. Кривина

Заказ 10361/59 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4

Одновременно сигналом адресации на входе ПЗУ 7 производится выбор первой константы mp, . Эта константа, поступая на сумматор 11, суммируется с содержимым регистранакопителя 8. Результат суммирования поступает на первые входы регистра-накопителя и компаратора 9, сравнивающего результат с кодом

В текущего времени,.который поступает на второй вход компаратора

9. При поступлении сигнала синхронизации на вход записи регистранакопителя 8 этот результат записы. вается в нем. Изменившееся значение содержимого регистра-накопителя 8 поступает на второй вход сумматора 11, что приводит к изменению суммы на его выходе. При неравенстве В < А, что фиксируется компаратором 9 (отсутствуют сигналы на обоих выходах), константа

mp; на выходе ПЗУ 7 не изменяется и йа следующем такте вновь суммируется с содержимым регистра-накопителя 8.

При неравенстве В ) A на очередном такте суммирования устройство

10 управления изменяет код адресации ПЗУ 7, на выходе которого константа mp< сменяется на пр;,и накопление суммы продолжается (как и для константы mp ).При переходе к константе последней ступени р процесс суммирования оканчивается при наступлении неравенства В ) A, при этом результат на выходе сумматора 11 соответствует значению A.

Устройство переходит в режим ожидания момента синхронизации частот.

При наступлении этого момента, что фиксируется компаратором 9, сигналом A=B с первого выхода сбрасывается спусковое устройствб 6 и делитель 1 вступает в работу из исход ного состояния, обеспечивая необходимую начальную фазу формируемого на выходной шине 3.

Устройство реализовано на стан5 дартных микросхемах . ПЗУ вЂ” к

556 РТ4, сумматор - к 564 ИМ1, регистр-накопитель — к 564 ИР9, компаратор — к 564 ИП2.

В качестве базового объекта взя10 та аппаратура ОЦ1.400.131-ДЕСНА-М, имеющая следующие недостатки. Процесс привязки начальной фазы формируемого сигнала требует выполнение операций по выбору исходных дан ных, обраббтке данных путем расчета вводу полученных значений, что не исключает ошибок. При выполнении этих операций оператором ожидаемое значение ошибочных привязок может составлять 1-2-о. Кроме того, алгоритм привязки требует значительного времени на выполнение операций привязки (5 мин) . Использование данного устройства предусматривает автоматическое выполнение операций привязки, чем исключаются соответствующие ошибки и повышаетсв надежность устройства.

Использование предлагаемого устройства сокращает время подготовки к работе до значения порядка

20 с. Время определяется практически значением периода совпадения сигналов формируемой частоты и теку35 щего времени. Для частот 106/110010 /1300 Гц в устройстве этот пеб риод составляет 20,8-18 с. Время, затрачиваемое на поиск значения В при тактовой частоте .100 кГц,общем

4Q количестве тактов поиска при пяти ступенях констант 30, равно 300 мкс и им можно пренебречь.