Пересчетная декада

 

ПЕРЕСЧЕТНАЯ ДЕКАДА, содержащая первый, второй, третий и четвертый триггеры, счетный вход первого из которых соединен с входом пересчетной декады, двенадцать резисторов, десять транзисторов и элемент индикации, входы которого соединены с коллекторами соответствующих транзисторов, счетные входы третьего и четвертого триггеров объединены, базы первого и второго .транзисторов объединены, базы треть .его и четвертого транзисторов объединены , инверсный выход второго триггера соединен через третий резистор с базой третьего транзистора, инверсный выход четвертого триггера соединен с первым выводом четвертогорезистора , инверсный выход третьего триггера соединен через пятый резистор с базой пятого транзистора, прямой выход второго триггера соединен через шестой резистор с базой шестого транзистора, прямой выход третьего триггера соединен с первым выводом седьмого резистора, прямой выход перво1о триггера соединен р эмиттером девятого транзистора, базы третьего, шестого, первого и девятого транзисторов соединены соответственно через восьмой, девятый, десятый и одиннадцатый резисторы с шиной питания , которая соединена с первым выводом двенадцатого резистора, а эмиттеры шестого и десятого транзисторов объединены, о т л и ч а ющ а я с я тем, что, с целью упрощения , счетный вход пересчетной де-кады соединен со счетными входами второго и третьего триггеров, прямой выход первого триггера соединен с Л-входом второго триггера и через первый резистор с базой первого транзистора, эмиттер которого соединен с эмиттером десятого транзисто ра и инверсным выходом четвертого триггера, который соединен с К-входом первого триггера, инверсный выход которого соединен с J-входом третьего триггера и через второй резистор с базой третьего транзистора , эмиттер которого соединен с прямым выходом третьего триггера, который соединен с 3-входом первого триггера, К-вход которого соединен с К -входом второго триггера, инверсный выход которого соединен с К входом третьего триггера и эмит тером второго транзистора, прямой v выход второго триггера соединен с 4; эмиттером пятого транзистора, база которого соединена с вторым выводом четвертого резистора и базой девя00 того транзистора, инверсный выход третьего триггера соединен с Ji и К входами четвертого триггера и эмиттерами седьмого и восьмого транзисторов,, базы которых соединены с базами соответственно шестого и первого транзисторов, прямой выход четвертого триггера соединен с эмиттером четвертого транзистора, а база десятого .транзистора соединена с .вторыми выводами седьмого и двенадцатого резисторов.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

М59

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3434116/18-21 (22) 03.05.82 .(46) 30.12.83. Бюл. Р 48 (72) И.И. Паньков (53) 621.374.323 (088.8) (56) 1. Тычино К.К, Тычино Н.К.

Многофункциональные цифровые измерительные приборы. М., "Радио и связь", 1981, с. 76, рис. 45 °

2. Тычино К.К. Пересчетные декады. N., "Энергия", 1976, с. 19-27 (прототип). (54) (57) ПКРКСЧКТНАЯ ДККАДА, содержащая первый, второй, третий и четвертый триггеры, счетный вход первого из которых соединен с входом пересчетной декады, двенадцать резисторов, десять транзисторов и элемент индикации, входы которого соединены с коллекторами соответствующих транзисторов, счетные входы третьего и четвертого триггеров объединены, базы первого и второго .транзисторов объединены, базы треть.его и четвертого транзисторов объединены, инверсный выход второго триггера соединен через третий резистор с базой третьего транзистора, инверсный выход четвертого триггера соединен с первым выводом четвертого резистора, инверсный выход третьего триггера соединен через пятый резистор с базой пятого транзистора, прямой выход второго триггера соединен через шестой резистор с базой шестого транзистора, прямой выход третьего триггера соединен с первым выводом седьмого резистора, прямой выход первого триггера соединен с эмиттером девятого транзистора, базы третьего, шестого, первого и девятого транзисторов соединены соответственно через восьмой, девятый, десятый,Я0„„1064478 А и одиннадцатый резисторы с шиной пи тания, которая соединена с первым выводом двенадцатого резистора, а эмиттеры шестого и десятого транзисторов объединены, о т л и ч а ющ а я с я тем, что, с целью упрощения, счетный вход пересчетной де.кады соединен со счетными входами второго и третьего триггеров, прямой выход первого триггера соединен с

1-входом второго триггера и через первый резистор с базой первого транзистора, эмиттер которого соединен с эмиттером десятого транзистора и инверсным выходом четвертого триггера, который соединен с К-входом первого триггера, инверсный вы- щ .ра ход которого соединен с 3 -входом третьего триггера и через второй резистор с базой третьего транзистора, еииттер которого *оерннен о С прямым выходом третьего триггера, который соединен с 3 -входом пер- Я . вого триггера, К -вход которого соединен с К -входом второго триггера, инверсный выход которого соединен 4,, ) с К входоМ третьего триггера и эмиттером второго транзистора, прямой выход второго триггера соединен с эмиттером пятого транзистора, база Д которого соединена с вторым выводом четвертого резистора и базой девятого транзистора, инверсный .выход QQ третьего триггера соединен с 3 и

К входами четвертого триггера и эмиттерами седьмого и восьмого транзисторов, базы которых соединены с базами соответственно шестого и первого транзисторов, прямой выход четвертого триггера соединен с эмиттером четвертого транзистора, а база десятого. транзистора соединена с ,вторыми выводами седьмого и двенадцатого резисторов.

10б4478

Изобретение относится к устройствам для счета импульсных сигналов с индикацией суммарного числа импульсов, поступающих на вход, и может быть использовано в измерительной и вычислительной аппаратуре.

Известно пересчетное устройство, содержащее четыре триггера, тактовые входы которых соединены со счетным входом пересчетного устройства, двенадцать резисторов, десять клю- 10 чевых транзисторов и индикатор, входы которого соединены с коллекторами ключевых транзисторов, базы которых обЪединены в группы, а каждая группа через соответствующий ей резистор 15 соединена с отрицательным полюсом источника питания, прямой и инверсный выходы первого триггера соединены соответственно со входами 3 второго и третьего триггеров, инверсные выходы которых соединены соответственно со входом третьего триггера и со входами 3 и k четвертого триггера, инверсный выход которого соединен со входами К второго триггера и первого триггера, вход 3 которого соединен с прямым выходом третьего триггера (1 3.

Недостатком данного устройства является его относительная сложность.

Наиболее близкой к предлагаемому по технической сущности является пересчетная декада, содержащая первый, второй, третий и четвертый триггеры, счетный вход первого иэ которых соединен с входом пересчетной декады, двенадцать резисторов, десять транзисторов, и элемент индикации, входы которого соединены с коллекторами соответствующих транзисторов, счетные входы третьего и четвертого 40 триггеров объединены, базы первого и второго транзисторов объединены, базы третьего и четвертого транзисторов объединены, инверсный выход второго триггера соединен через тре- 45 тий резистор с базой третьего транзистора, инверсный выход четвертого триггера соединен с первым выводом четвертого резистора, инверсный выход третьего триггера соединен через пятый резистор с базой пятого транзистора, прямой выход второго триггера соединен через шестой резистор с базой шестого транзистора, прямой выход третьего триггера соединен с первым выводом седьмого резистора, прямой выход первого триггера соединен с эмиттером девятогО транзистора, базы третьего, шестого, первого и.девятого транзисторов соединены соответ. ственно через восьмой, девятый,де- 60 сятый и одиннадцатый резисторы с шиной питания, которая соединена с первым выводом двенадцатого резистора, а эмиттеры.шестого и десятого транзисторов объединены L2 3. 65

Недостатком укаэанной пересчетной декады является-относительная сложность, Цель изобретения — упрощение пересчетной декады.

Поставленная цель достигается тем, что в пересчетной декаде,содержащей первый, второй,.третий и четвертый триггеры, счетный вход первого иэ которых соединен с входом пересчетной декады, двенадцать резисторов, десять транзисторов и элемент индикации, входы которого соединены с коллекторами соответствующих транзисторов, счетные входы третьего и четвертого триггеров объединены, базы первого и второго транзисторов объединены, базы третьего и четвертого транзисторов объединены, инверсный выход второго триггера соединен через третий резистор с базой третьего транзистора, инверсный выход четвертого триггера соединен с первым выводом четвертого резистора, инверсный выход третьего триггера соединен через пятый резистор с базой пятого транзистора, прямой выход второго триггера соединен через шестой резистор с базой шестого транзистора, прямой выход третьего триггера соединен с первым выводом седьмого резистора, прямой выход первого триггера соединен с эмиттером девятого транзистора, базы третьего, шестого, первого, и девятого транзисторов соединены соответственно через восьмой, девятый, десятый и одиннадцатый реBHcTopbI с шиной питания, которая соединена с первым выводом двенадцатого резистора, а эмиттеры шестого и десятого транзисторов объединены, счетный вход пересчетной декады соединен со счетными входами второго и третьего триггеров, прямой выход первого триггера соединен с 3 -входом второго триггера и через первый резистор с базой первого транзистора, эмиттер которого соединен с эмиттером десятого транзистора и инверсным выходом четвертого триггера, который соединен с К -входом первого триггера, инверсный выход которого соединен с Э -входом третьего триггера и через второй резистор с базой. третьего транзистора, эмиттер которого соединен с прямым выходом третьего триггера, который соединен с 3 -входом перво-. го триггера, К -вход которого соединен с K --входом второго триггера, инверсный выход. которого соединен с

К-входом третьего триггера, и эмиттером второго транзистора, прямой выход второго триггера соединен с эмиттером пятого транзистора, база которого соединена с вторым выводом

1064478

Состояние разрядов г

Импульс 4 3

0 1

1 0

2 1

3 0

4 0

5 1

6 . 0

7 0

8 0

9 1 0

При установлении счетчика в нулевое .состояние, которое соответствует тетраде 1001, . высркий потенциал с прямого выхода триггера 1, соответствукиций логический "1",распределяется на резисторах 6 и 15, соотношение величины сопротивлений которых всегда можно легко выбрать таким, что падение напряжения на резисторе 15 будет больше, чем напряжение на инверсном выходе триггечетвертого резистора и базой девятого транзистора, инверсный выход третьего триггера соединен с Э и К входами четвертого триггера и эмиттерами седьмого и восьмого транзисторов, базы которых соединены с базами соответственно шестого и первого транзисторов, прямой выход четвертого триггера соединен с эмиттером четвертого транзистора, а база десятого транзистора соединена с 10 вторыми выводами седьмого и двенадцатого резисторов.

Структурная схема пересчетной декады показана на чертеже. ,Пересчетная декада содержит пер- 15. вый 1, второй 2, третий 3 и четвертый 4 триггеры, счетный вход первого из которых соединен с входом 5 пересчетной декады, двенадцать резисторов 6-17, десять транзисторов 1827 и элемент 28 индикации. Входы элемента 28 индикации соединены с коллекторами соответствуюших транзисторов 18-27, счетные входы третьего 3 и четвертого 4 триггеров объединены, базы первого 18 и второго 19 транзисторов объединены, базы третьего 20 и четвертого 21 транзисторов объединены, инверсный выход второго триггера 2 соединен через третий резистор 8 с базой третьего: транзистора 20, инверсный выход четвертого триггера 4 соединен с первым выводом четвертого резистора 9, инверсный выход третьего триггера 3 соединен через пятый резистор 10 с базой пятого транзистора 22, прямой выход второго триггера 2 соединен через шестой резистор 11 с базой шестого тран-. зистора 23, прямой выход третьего 40 триггера 3 соединен с первым выводом седьмого резистора 12. Прямой выход первого триггера 1 соединен с эмиттером девятого транзистора

26, базы третьего 20, шестого 23, 45 первого 18, и девятого 26 транзисторов соединены соответственно через восьмой 13„ девятый 14, десятый 15 и одиннадцатый 16 резисторы с шиной питания 29, которая соеди- gg нена с дервым выводом двенадцатого резистора 17, а эмиттеры шестого 23 и десятого 27 транзисторов объедине-. ны. Счетный вход S пересчетной декады соединен со счетными входами второго 2 и третьего 3 триггеров,пря-. мой выход первого триггера 1 соединен с 3 -входом второго триггера 2 . и через первый резистор 6 .с базой первого транзистора 18, эмиттер которого соединен с эмиттером десятого транзистора 27 и инверсным выходом четвертого триггера 4, который соединен с К -входом первого триггера 1, инверсный выход которого соединен с л -входом третьего триггера 3 и 65 через второй резистор 7 с базой третьего транзистора 20, эмиттер которого соединен с прямым выходом третьего триггера 3, который соеди-. нен с входом первого триггера 1, K -вход которого соединен с К -входом второго триггера 2, инверсный выход которого соединен с К-входом третьего триггера 3 и эмиттером второго транзистора 22. база которого соединена с вторым выводом четвертого резистора 9 и базой девятого транзистора 26, инверсный выход третьего триггера 3 соединен с.3 и

К входами четвертого триггера 4 и эмиттерами седьмого 24 и восьмого

25 транзисторов, базы которых соединены с базами соответственно шестого

23 и первого 18 транзисторов, прямой выход четвертого триггера 4 соединен с эмиттером четвертого транзистора 21,а база десятого транзистора 27 соединена с вторыми выводами седьмого 12 и двенадцатого

17 резисторов.

Пересчетная декада работает следуюШим образом

Пои поступлении входных импульсов на вход 5 счетчик, образован- . ный триггерами, переключается в соответствии с таблицей. иьа4!О

ВНИИПИ Заказ 10361/59. тираж 93б Подписное

Филиал ППП " Патент",г,ужгород,ул.Проектная,4 ра 4, соответствующее логическому

"0", и в то же время меньше,чем высокий потенциал, соответствующий логической "1", снимаемый с инверсных выходов триггеров 2 и 3. В результате этого транзистор 18 открыт, что приводит к зажиганию соответствующей цифры индикатора, так как на вмиттер транзистора 18 подан более низкий потенциал, соответствующий логическому "0" с инверсного выхода триггера 4, чем на его базу с резистора 15, а транзисторы 19 и

25 закрыты, так как на их змиттеры поданы более .высокие потенциалы,со-ответствующие логической "1", с инверсных выходов триггеров 2 и 3, находящихся в нулевом состоянии,чем падение напряжения на резисторе 15.

Остальные транзисторы также заперты, так как на их базы через резисторы 13, 14, 16 и 17 подается низкий потенциал от источника смещения (-E) 29, чем на змиттеры с выходов соответствующих триггеров.

При установлении в счетчике состояния, соответствующего -тераде 0011, откроется только транзистор 19,так как íà его эмиттер будет подан бо10.лее низкий потенциал с инверсного выхода триггера 2, чем на его базу с резистора 15, подключенного через резистор б к прямому выходу триггера 1 и т.д. 5 Таким образом обеспечивается . реализация десятичного счета импульсов при сравнительно малых затратах оборудования.