Многофункциональный логический модуль

 

МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЮДУЛЬ по авт. св. 813787, отлич ающий ся тем, что, с целью расишрения функциональных возможностей, в негр введены мажоритарный элемент, инвертор и дополнительный элемент ИЛИ, выход которого соединен с BTOPIAI входом элемента И, входал мажоритарного элемента соединены с первым, вторым и третьим входе ш многофункционального логического модуля, четвертый вход и вспомогательный выход которого соединены соответственно с первым входом дополнитель .ного элемента ИЛИ и выходом мажоритарного элемента, который соединен с входом инвертора, выход КОТОРОГО соедннен с вторым входом дополнительного элемента ИЛИ. i (Л С з: ;о со

СОЮЗ СОВЕТСНИХ

СОЦ)4АЛИСТИЧЕСНИХ

РЕСПУБЛИН

«е «и

М511 Н 03 К 19/00 "")(аьм

P4 @„ -.;, .

fT+qyq Ц ie0r .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (ЛНРЫТИЙ (61 ) 813787 (21) 3506274/18-21 (22). 29.10.82 (46) 30.01.84. Бюл. У 4 (72) В.Л. Артюхов и A.A. Иалыто (53) 681.325.65(088.8) (56). 1. Авторское свидетельство СССР, В .813787, кл. Н 03 Х 19/00, 1981 (прототип ) . г (54) (57) ИН фУНКiiИ НАЛ Н Й d or g

ЧЕСКИЙ ИОДУЛЬ по авт. св. Р 813787, о т л и ч а ю щ и и с я тем, что, с целью расширения функциональных воэможностей, в него введены мажоритарный элемент, инвертор и дополнительный элемент ИЛИ, выход которо. го соединен с вторым входом второго элемента И, входы мажоритарного .элемента соединены с первым, вторым и третьим входами многофункционапьного логического модуля, четвертый вход и вспомогательный выход которого соединены соответственно с первым входом дополнитель.ного элемента ИЛИ и выходом мажоритарного элемента, который соединен с входом инвертора, выход котоpolo соединен с вторым входом дополнительного элемента ИЛИ.

1070693 у«0B@ хч ®x4a при х„= .1:

y« = харч харч х„

Изобретение относится к импульсной технике и предназначено для реализации путем настройки произвольных пороговых функций трех и менее переменных (при. условии равной доетупности прямых и инверсных выходов источников информации и допустимости перестановки нходных переменных) и одноразрядного сумматора..

Известен многофункциональный логический модуль, содержащий первый 10 и второй элементы ИЛИ и первый и второй элементы И, первый, второй и третий входы первого элемента ИЛИ соединены соответственно с первым, вторым и третьим нходами пеРвого )5 элемента И и являются первым, вторым и третьим входами многофункционального логического модуля, выход которого соединен с выходом второго элемента ИЛИ, первый и второй входы 2О которого соединены соответственно с выходом первого элемента И и выходом второго элемента И, первый вход которого соединен с выходом . первого элемента ИЛИ СП .

Недостатком известного многофунк. ционального модуля является ограниченность его функциональных возможностей (не позволяет реализовать логическу функцию сумматора) .

Цель изобретения. — расширение функциональных возможностей.

Поставленная цель достигается тем, что в многофункциональный логический модуль, содержащий первый и второй элементы ИЛИ и первый и второй35 .элементы И, первый; второй и третий входы первого элемента ИЛИ соедине ны соответственно с первым, вторым и третьим входами первого элемента И ,и являются первым, вторым и третьим 4р входами многофункционального логического модуля, выход которого соединен с выходом второго элемента ИЛИ, первый и второй входы ко- ь торого соединены соотнетстненно с 45 выходом первого элемента И и выходом второго элемента И, первый вход которого соединен с выходом первого элемента ИЛИ, введены мажоритарный элемент, иннертор и дополнительный элемент ИЛИ, выход которого соединен с вторым входом второго элемента И, входы мажоритарного элемента соединены с первым, вторым и третьим входами многофункционального логического модуля, четвертый вход и 55 вспомогательный выход которого соединены соответственно с первым входом дополнительного элемента ИЛИ и выходом мажоритарного элемента, кото рый соединен с входом инвертора, ны- бп ход которого соединен с вторым входом дополнительного элемента ИЛИ.

Многофункциональный логический модуль, содержащий первый 1 и второй 2 элементы ИЛИ, первый 3 и второй 4 элементы И, мажоритарный элемент 5, инвертор 6 и дополнительный элемент ИЛИ 7. Первый, второй и третий входы первого элемента ИЛИ 1 соединены соответственно с первым, вторым и третьим входами первого элемента И 3 и являются первым 8, вторым 9 и третьим 10 входами многофункционального логического моду-. ля, выход 11 которого соединен с выходом второго элемента ИЛИ 2, первый и второй входы которого соединены соответственно с выходом первого элемента И 3 и выходом нторого элемента И 4, первый вход которого соединен с выходом первого элемента ИЛИ 1. Выход дополнительного элемента ИЛИ 7 соединен с вторым входом второго элемента. И 4, входы мажоритарного элемента 5 соединены с первым 8, вторым 9 и третьим 10 вхо. дами многофункционального логического модуля,, четвертый вход 12 и вспомогательный выход 13 которого соединены соответственно с первым входом дополнительного элемента ИЛИ 7 .и выходом мажоритарного элемента 5, который. соединен с входом инвертора 6, выход которого соединен с вторым входом дополнительного элемента ИЛИ 7.

ECJIH хв налы на входах 8-12 соответственно, х — сигнал на выходе элемента

ИЛИ 7, у„„и у сигналы на выходах

11 и 13 соответственно, многофункциональный логический модуль описывается формулой у„= (х ч х v x„,} x ч xB vx ч x„,,и йри использовании вывода 12 в качестве выхода

pl< (xlllsvtaXl ta% Itsÿó ч, 1ч, х> у ("8® 4Ф )(ае}ч(хечх чХщ) мду лъ " ? е < Xy I )4р, где Ф вЂ” симнол операции мажорирова-.. ния.

При х« = 0 модуль реализует одноразрядный сумматор у<з = хз ф хз хщ !

Таким образом на выходе 11 реализуется функция суммы, а на выходе 12 — переноса.

Предлагаемлй модуль по сравнению с прототипом дополнительно реализует путем настройки также следующие системы формул:

На чертеже показана структурная схема ю +> »<».<»м ого модуля. 65 уо= х В х ах„

1070693 (х v xqv х ) к у хв xq x, Y xg x при х х„,. ук х> ч х9 х< уцСоставитель О. Скворцов

Редактор Н. Ковалева Техред.С.Легеза Корректор A. Тяско

Заказ 11702/53 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 при x = хщ у„,. (х Q х, ) ч хд у>а= хэ Ф xq+ хлв при х„= 1 у„(x< 9 x>) v у х чх.:при х„,= 0

y (x> 6 х q (х м хз) х4В

При использовании выхода 13 в качестве входа и подаче на него еди. ничного логического сигнала на выI

4 ходе инвертора 6 вне зависимости от значения сигнала на выходе мажоритарнрго элемента 5> если последний имеет высокое выходное сопротивление, постоянно присутствует нулевой логический сигнал, и элемент

ИЛИ 7 работает в режиме повторителя переменной на входе 12 °

Таким образом, при использовании выхода 13 в качестве настроечного

30 входа предлагаемый модуль в целом описывается формулой:

Таким образом, предлагаемый модуль обладает более широкими функциональными возножностями, так как. дополнительно реализует путем наст- . ройки такой важный узел как одноразрядный сумматор и некоторые другие системы функциЯ трех и менее переменных, что позволяет повысить уровень унификации схем, создаваемых на основе модуля, путем уменьшения номенклатуры комплектующих этих схем.

Многофункциональный логический модуль Многофункциональный логический модуль Многофункциональный логический модуль 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх