Многофункциональный логический элемент

Авторы патента:

СМИРНОВ ВЯЧЕСЛАВ ЛЕОНИДОВИЧ

ГУРЬЯНОВ АНАТОЛИЙ ВАСИЛЬЕВИЧ

МИЩЕНКО ВАЛЕНТИН АЛЕКСАНДРОВИЧ

ГЕРЦЕВ ВЛАДИМИР АНДРЕЕВИЧ

H03K19/094 - с использованием полевых транзисторов

МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕаУ1ЕНТ (МЛЭ) , содержащий первый, второй и третий элементы РАВНОЗНАЧНОСТЬ, первый вход второго . элемента РАВНОЗНАЧНОСТЬ соединен с первым информационным входом, второй вход первого элемента РАВНОЗНАЧНОСТЬ соединен с вторым информационным входом, второй вход третьего Элемента РАВНОЗНАЧНОСТЬ соединен с настроечным-Входом, а выход - с выходом МЛЭ, отличающийся тем, что, с целью повышения надежности и сокращения числа настроечных входов, введены элементы И-НЕ, ИЛИ-НЕ, четвертый и пятый элементы РАВНОЗНАЧНОСТЬ, первый информационный вход МЛЭ подключен к первым входам первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-НЕ, второй информационный Вход МЛЭ подключен к вторым входам элементов И-НЕ и ИЛИ-НЕ, выходы первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-НЕ подключены к первым входам соответственно третьего, четвертого и пятого элементов РАВНОЗНАЧНОСТЬ, настроечный вход МЛЭ подключен к вторым входам второго, четвертого (П и пятого элементов РАВНОЗНАЧНОСТЬ, выходы третьего, четвертого, пятого и второго элементов РАВНОЗНАЧНОСТЬ соединены соответственно с первым, вторым, третьим и четвертым выхода-, ми МЛЭ. 05 4: 4

СОЮЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) MSg 03 К 19 094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ..1

ГОСУДАРСТВЕ 61ЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИй И ОТНЕЫТИй

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

I (21) 3503106/18-21 (22) 15.10.82 (46) 30.12.83. Бюл. М 48 (72) В.Л. Смирнов, A.Â. Гурьянов, В.А. Мищенко и В.A. Герцев (53) 621.374 (088.8) (56) 1. Авторское свидетельство СССР

9 446948, кл. Н 03 К 19/094, 1974.

2. Авторское свидетельство СССР

9 686146, кл.Н 03 К 19/00, 1977 (прототип). (54) (57) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (МЛЭ),- содержащий первый, второй и третий элементы

РАВНОЗНАЧНОСТЬ, первый вход второго элемента РАВНОЗНАЧНОСТЬ соединен с первым информационным входом, второй вход первого элемеита РАВНОЗНАЧНОСТЬ соединен с вторым информационным входом, второй вход третьего элемента РАВНОЗНАЧНОСТЬ соединен с . настроечным. входом, а выход вЂ” с выходом МЛЭ, отличающийся тем, что, с целью повиаения надежности и сокращения числа настроечных входов, введены элементы И-НЕ, ИЛИ-НЕ, четвертый и пятый элементы

РАВНОЗНАЧНОСТЬ, первый информационный вход МЛЭ подключен к первым входам первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-НЕ, второй информационный вход МЛЭ подключен к вторым входам элементов И-НЕ и

ИЛИ-НЕ, выходы первого элемента

РАВНОЗНАЧНОСТЬ, элементов .И-НЕ и .

ИЛИ-НЕ подключены к первым входам соответственно третьего, четвертого и пятого элементов РАВНОЗНАЧНОСТЬ, настроечный вход МЛЭ подключен к вторым входам второго, четвертого и пятого элементов РАВНОЗНАЧНОСТЬ, выходы третьего, четвертого, пятого и второго элементов РАВНОЗНАЧНОСТЬ соединены соответственно с первым, вторым, третьим и четвертым выхода-. Я ми МЛЭ.

1064472

Изобретение относится к вычислительной техниКе и автоматике и может быть применено для построения устройств обработки цифровой информа- . ции.

Известен многофункциональный 5 логический модуль, реализующий все логические функции двух переменных 11..

Указанный модуль имеет большое число настроечных входов, малую надежность и ограниченные схематические возможности.

Наиболее близким по технической сущности является многофункциональный логический модуль на МДП-тран.зисторах, содержащий три элемента

РАВНОЗНАЧНОСТЬ, одни входы первого и второго элементов соединены с управляющими входами модуля,причем другие входы первого и второго элементов РАВНОЗНАЧНОСТЬ соединены с информационными входами модуля,а выходы соединены с входами элемента И, выход которого подключен к второму входу третьего элемента

РАВНОЗНАЧНОСТЬ, выход которого является выходом модуля (2 ).

Данный модуль имеет большое число настроечных входов, низкую на- . дежность, так как при выходе из строя одного из элементов его функциональность становится равной нулю.

Цель изобретения вЂ” сокращение числа настроечных входов и повышение надежности многофункционального ло- 35 гического элемента.

Для достижения поставленной цели в многофункциональный логический элемент, содержащий первый, второй и третий элементы РАВНОЗНАЧНОСТЬ, 40 первый вход второго элемента РАВНОЗНАЧНОСТЬ соединен с первым информационным входом, второй вход первого элемента РАВНОЗНАЧНОСТЬ соединен с вторым информационным вхо- 45 дом, второй вход третьего элемента

РАВЙОЗНАЧНОСТЬ соединен с настроечHblM входомр а выход с Выходом

МЛЭ, введены элементы И-НЕ, ИЛИ-НЕ, четвертый и пятый элементы РАВНОЗНАЧНОСТЬ, первый информационный вход МЛЭ подключен к первым входам первого элемента РАВНОЗНАЧНОСТЬ, элементов И-HF и ИЛИ-НЕ, второй информационный вхс ЧЭ подключен к

Реализуемые

Сигнал настройки на вхОде 13

Х1 ° Х2 Х1 Ч Х2 Х1

Х1 Х2Ч Х1 Х2

Х2

Х1 ч Х2

Х1 Х2

Х1. Х2

ХТ Х2

Х2 ЧХ1

Х1

Х2

0 Х1 Х2Ч Х1 Х2 вторым входам элементов И-НЕ и

ИЛИ-НЕ, выходы первого элемента

РАВНОЗНАЧНОСТЬ, элементов И-НЕ и

ИЛИ-НЕ подключены к первым входам соответствеино третьего, четвертого и пятого элементов РАВНОЗНАЧНОСТЬ, настроечный вход МЛЭ подключен к вторым входам второго, четвертого и пятого элементов РАВНОЗНАЧНОСТЬ, выходы третьего, четвертого, пятого и второго элементов РАВНОЗНАЧНОСТЬ ,соединены соответственно с первым, вторым, третьим и четвертым выход и МЛЭ.

На чертеже представлена принципиальная схема многофункционального логического элемента на взаимодополняющих МДП-транзисторах.

Первый информационный вход 1 устройства подключен к первым входам

2 первого 3 и второго 4 .элементов

РАВНОЗНАЧНОСТЬ, элементов И-НЕ 5 и

ИЛИ-HE б. Второй информационный вход 7 устройства подключен к вторым входам 8 элементов 3,.5 и б, выходы

9 которых подключены к первым входам 2 соответственно третьего 10, четвертого 11 и пятого 12 элементов РАВНОЗНАЧНОСТЬ ° Настроечный вход 13 устройства подключен к вторым входам 8 элементов 10, 11, 12 и

4, выходы 9 которых соединены соответственно с первым 14, вторым 15, третьим 16 и четвертым 17 выходами устройства. Многофункциональный логический элемент включен между шиной 18 источника питания.и общей шиной 19.

Многофункциональный логический элемент работает следующим образом.

На настроечный вход 13 элемента подается в соответствии с алгоритмом настройки управляющий сигнал.

Одновременно на информационные входы 1 и 7 подаются двоичные коды обрабатываемой информации. При этом на выходах 14, 15,.16 и 17 элемента формируются логические сигналы-в соответствии с приведенными в таблице логическими выражениями.

Технико-экономический эффект от использования многофункционального логического элемента состоит в повышении надежности, расширении схемотехнических возможностей, уйрощении настройки за счет сокращения числа настроечных входов.. логические функции на выходе

1064472

Составитель А. Мезенцев

Техред Ж. Кастелевич Корректор H.MYc

Редактор Е. Кривина

Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 10361/59

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4

Многофункциональный логический элемент на мдп-транзисторах // 1064470

Динамический логический элемент на мдп-транзисторах // 1058063

Элемент с тремя состояниями // 1051721

Логический элемент // 1050118

Логический элемент на мдп-транзисторах // 1026315

Динамический инвертор // 1023659

Элемент с тремя состояниями // 1003349

Инвертор на полевых транзисторах с управляющим переходом // 953732

Патент 416877 // 416877

Логический элемент дизъюнкция fct (f + t) / запрет f по t (f) // 2102835

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Парафазный логический элемент на мдп-транзисторах // 2107387

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Устройство включения более высоких напряжений на полупроводниковой интегральной схеме и способ его эксплуатации // 2127942

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Каскадное логическое устройство на кмдп транзисторах // 2132591

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Реверсивное логическое устройство динамического типа на полевых транзисторах с изолированным затвором // 2184418

Парафазное каскадное логическое устройство на кмдп транзисторах // 2209507

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Парафазный логический элемент каскадных устройств на кмдп транзисторах // 2209508

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Устройство сравнения на кмдп транзисторах // 2236696

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Широкополосная интегральная микросхема устройства выборки и хранения // 2244374

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Многофункциональный логический элемент на кмдп транзисторах // 2275737

Изобретение относится к вычислительной технике