Устройство согласования ттл-элементов с мдп-интегральными элементами

 

устройство СОГЛАСОВАНИЯ ТТЛ-гЭЛШЕНТОВ С МДП-ИНТЕГРАЛЬШМИ ЭЛЕМЕНТАМИ, выполненное на допол .11ЯЮЩИХ МДП-транзисторах и содержащее включеншлй между входной шиной и шиной первого источника положительного напряжения входной р-канальный транзистор,) затвор которого подключен к обшей шине. Первый инвертор, в котором исTt K и затвор р-канального транзистора подключены соответственно к шине первого источника положительного :напряжения и к входной шине, и вклют ченные между шинами второго источника отрицательного напряжениями третьего источника положительного напряжения/ второй и третий инверторы, затворы р-канальных транзисторов которых перекрестно подключена к их стокам, о т л.и ча ю щ е е с: я тем-, что, с целью упрощения устройства , исток п-канального транзистора первого инвертора подключен к общей шине, затвор - к входной шине, дток - к затвору р-канального транзистора второго инвертора,затвор п-канального транзистора второго инвертора .подключен к стокам р-канального j транзистора первого инвертора и п-канального транзистора третьего ин (Л вертора, сток - к стоку р-канального транзистора этого инвертора, к выс ходной шине и к затвору п-канального транзистора третьего инвертора.

СОКИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

П9) (11) З(5)) Н 03 К 19 08

"1

1;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3458508/18-21 (22) 25.06.82 (46) 30.12.83. Бюл. 9 48 (.72) В.М.Палей, Л.Ф.Политанский, В. И. Геллер и Н. В. Загорский (53), 621.374(088.8) (56) 1. Авторское свидетельство СССР

9 513502; кл. Н 03 К 19/00, 1974.

2. Авторское свидетельство СССР

В 818015 кл.Н ОЗК 19/09, 1979. (54) (57) УС1РОЙСТВО СОГЛАСОВАНИЯ

TTJI-.BJIENEHTOB. С МДП-ИНТЕГРАЛЬНЫМИ

BJIENFHTANH, выполненное на дополняющих МДП-транзисторах и содержащее включенный между входной шиной и шиной первого источника положительного напря. жения входной р-канальный транзистор,i затвор которого подключен к обшей шине, первый инвертор,. в котором исток и затвор р-канального транзистора подключены .соответственно к шине первого источника положительного напряжения и к входной шине, и вклю- ченные между шинами второго источника отрицательного напряжения и третьего источника положительного напряжения, второй и третий инверторы, затворы р-канальных транзисторов которых перекрестно подключены к йх стокам, о т л.и ч а ю щ е е с .я тем., что, с целью упрощения устройства, исток и -канального транзисто-. ра первого инвертора подключен к общей шине, затвор - к входной шине, сток — к затвору р-канального транзистора второго инвертора,затвор п-канального транзистора второго инвертора подключен к стокам р -канального д транзистора первого инвертора и Щ и -канального транзистора третьего ин у вертора, сток - к стоку р-канального Ц ф транзистора этого инвертора, к" выходной шине и к затвору и -канального транзистора третьего инвертора.

1064469

Изобретение относится к автоматике и вычислительной технике и может быть использовано для согласования

ТТЛ элементов с МДП интегральными элементами, выполненными на дополняющих МДП транзисторах.

Известно устройство согласования

ТТЛ элементов с МДП интегральными элементами, выполненное на дополняющих МДП транзисторах и содержащее включенный между входной шиной и 10 шиной первого источника напряжения входной р --канальный транзистор, зат вор которого подключен к общей шине, первый инвертор, включенный между .шиной первого ..источника напряже- 15 ния и общей шиной и два дополнитель- . ных инвертора, включенных между шиной второго источника напряжения и общей шиной, затворы Р -канальных транзисторов которых перекрестно под-70 ключены к их стокам, а затворы и -канальных транзисторов подключены соответственно к входу и выходу первого инвертора (1 7.

Недостатком данного устройства 25 являются узкие функциональные возможности, а именно невозможность использования его для согласования ТТЛ элементов с МДП интегральными элементами при разнополярных источниках 30 напряжения, так как при О на входе устройства не обеспечивается закрывание и -канальных транзисторов первого и второго инверторов.

Наиболее близким к предлагаемому Ç5 является устройство согласования ТТЛ элементов с МДП интегральными элементами, выполненное на дополняющих

МДП транзисторах и содержащее включенный между входной шиной и шиной 40 первого источника положительного напряжения входной р-êàíàëüíûé транзистор, затвор которого подключен к общей шине, первый инвертор, включенный между шинами второго источника45 отрицательного напряжения и третьего источника положительного напряжения, в котором затвор р-канального транзистора подключен к входной шине, а затвор и -канального транзистора подключен к стокам двух дополняющих

МДП транзисторов, включенных между шиной второго источника напряжения и входной шиной, при этом затвор n-канального транзистора подключен к стокам транзисторов первого инвертора, а затвор р-канального транзистора — к общей шине, и включенные между шинами второго источника отрицательного напряжения.и третьего источника положительного напряже- 60 ния второй и третий инверторы, затворы р-канальных транзисторов которых перекрестно подключены к их стокам и к выходным шинам, а затворы

h-канальных транзисторов соответст-, 65 венно подключены к стокам двух до-, полняющих транзисторов и к стокам транзисторов первого инвертора (23.

Недостатком известного устройства является его сложность.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в устройстве согласования ТТЛ— элементов с МДП-интегральными элементами, выполненном на дополняющих

ИДП-транзисторах и содержащем включенный между входной шиной и шиной первого источника. положительного напряжения входной р-канальный .транзистор. затвор которого подключен к общей шине, первый инвертор, в котором исток и затвор р-канального транзистора подключены соответственно к шине первого источника положительноro напряжения и.к входной шине, и включенные между шинами второго источника отрицательного напряжения и третьего источника положительного напряжения, второй и третий инверторы, затворы р -канальных транзисто.— ров которых перекрестно подключены к их стокам, исток и -канального транзистора первого инвертора подключен к общей шине, затвор — к входной шине, сток — к затвору р -канального транзистора второго инвертора, затвор л -канального транзистора второго инвертора подключен к стокам р-канального транзистора первого инвертора и п -êàíàëüíoãî транзистора третьего инвертора, сток — к стоку р-канального .транзистора этого инвер, тора, к выходной шине и к затвору п-канального транзистора третьего ин вертора.

На чертеже представлена электрическая. схема предлагаеглого устройства.

Устройство содержит входной р -канальный транзистор 1„ включенный между входной шиной 2 и шиной 3 первого источника положительного напряжения +Е, à его затвор подключенный к общей шине 4, и -канальный транзистор 5 и р -канальный, транзистор б, которые образуют первый инвертор 7.

Исток и затвор р-канального транзистора 6 подключены соответственно к шинам 3 и 2. Второй и третий инверторы 8 и 9 включены между шиной 10 второго источника отрицательного напряжения -Е и шиной 11 третьего источника положительного напряжения

+Е3. Затворы р-канального тразисторов

12 и 13 этих инверторов перекрестно подключены к их стокам. Исток транзистора 5 подключен к шине 4, затвор к шине 2, сток — к затвору транзис-. тора 12. Затвор .и -канального транзистора 14 второго инвертора 8 подключен к стокам р-канального транзистора б и и-канального транзистора 15

1064469

Составитель Л.Петрова

Редактор Н.Ковалева Техред Ж.Кастелевич Корректор О.ьилак

Заказ 10361/59,. Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва; Ж-35, Раушская наб., д.4/5

Филиал .ППП . Патент, r.Óæãoðoä, ул.Проектная, 4 третьего инвертора 9, сток - к стоку р-канального транзистора 12 этого инвертора, к выходной шине 16 и к затвору и-канального транзистора

15 третьего инвертора 9. Сток тран зистора б является первым выходом 17 первого инвертора, а сток транзистора 5 является вторым выходом 18 этого инвертора °

Устройство работает следующим образом. 30

Пусть в. исходном состоянии уровеньнапряжения на входной шине 2 устрой- ( ства соответствует 1 . При этом транзистор 6 закрыт, а транзистор 5 открыт. На выходе 18 устанавливается 15 значение напряжения, близкое к нулевому, которое поступает на затвор транзистора 12, который находится в открытом состоянии. Потенциал на выходной шине 16 устройства будет близок к значению +Е . Это напряжение поступает на затворы транзисторов

15 и 13, которые находятся соответственно в открытом и закрытом состояниях. Установившееся на выходе. 17 близкое к вЂ, Е напряжение обеспечи2 вает закрытое состояние транзистора

14. За счет деиствия входного тран-. зистора 1 напряжение на входной шине

2 устройства устанавливается, близким к напряжению +Е„, и обеспечивает надежное закрывайие транзистора б.

При поступлении на в".îäíóþ шину

2 устройства 0 транзистор б открывается, а транзистор 5 закрывается, что приводит к изменению напряжения на выходе 17 с — Е. до +Е .

Это изменение напряжения на затворе транзистора 14 открывает его и на выходной шине 16 устройства устанавливается напряжение близкое к -Е.>. Это напряжение поступает на затворы транзисторов 15 и 13, переводя их соответственно в закрытое и открытое состояние, что приводит к росту напряжения на выходе 18 до значения, близкого к +Е3, закрывающего транзистор 12.

Применение предлагаемого устройства обеспечивает его упрощение, которое достигается за с ет того, что оно содержит на два транзистора меньше и обладает при.этом такими же функциональными возможностями, как и известное устройство.

Устройство согласования ттл-элементов с мдп-интегральными элементами Устройство согласования ттл-элементов с мдп-интегральными элементами Устройство согласования ттл-элементов с мдп-интегральными элементами 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронным интегральным схемам типа, содержащего способные образовывать логические схемные структуры

Изобретение относится к микроэлектронике и может быть использовано при создании конструкций логических комбинированных Би-КМОП сверхбольших интегральных схем (СБИС) со сверхмалым потреблением мощности

Изобретение относится к микроэлектронике и может быть использовано при создании конструкций логических сверхбольших интегральных схем (СБИС) со сверхмалым потреблением мощности
Наверх