Запоминающее устройство с обнаружением ошибок

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С. ОБНАРУЖЕНИЕМ ОШИБОК П9 авт. св.№ 955197, отличающийс я тем, что, с целью повышения быстродействия устройства, в него введены триггер, элементы ИЛИ и.дополнительные элементы И первые входы которых подключены соответственно,, к выходу третьего сумматора по модугкяк г лю два и единичному и нулевому выходам триггера, )единичный.вход которото соединен с выходом первого дополнительного элемента И, выходы-второго и третьего дополнительных элементов И подключены к первым входам элементов ИЛИ, выходы которых соединены с управляющими входами счетчика, выход второго дополнительного элемента И подключен к третьему входу третьего сумматора по модулю два, вторые входы второго и третьего дополнительных элементов И объединены и являются одним из управляющих входов устройства, другими управляющиi ми входами которого являются вторые входы первого дополнительного элемен (Л , та И и элементов ИЛИ. гг гз гч

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 359 С 11 С 2900

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ю-

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

22 23 24

ГОСУДАРСТЕЕННЫй HOMHTET OCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ (61) 955197 (21) 3555065/18-24 (22) 17.02.83 (46) 23.04.84. Бюл. И - 15 (72) В;Н. Горшков (53) 681.32?(088.8) (56) 1, Авторское свидетельство СССР

Ф 955197, кл. С 11 С 29/00, 1981 (прототип). (54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С

-ОБНАРУЖЕНИЕМ ОШИБОК по авт. св. Ф 955197, о т л и ч а ю щ и й— с я тем, что, с целью повышения быстродействия устройства, в него введены триггер, элементы ИЛИ и дополнительные элементы И первые входы которых подключены-соответственно к выходу третьего сумматора по модулю два и единичному и нулевому выходам триггера, единичный. вход которого соединен с выходом первого дополнительного элемента И, выходы. второго и третьего дополнительных элементов И подключены к первым входам элементов ИЛИ, выходы которых соединены с управляющими входами счетчика, выход второго дополнительного элемента И подключен к третьему входу третьего сумматора по модулю два, вторые входы второго и третьего дополнительных элементов И объединены и являются одним из управляющих вхо- дов устройства, другими управляющими входами которого являются вторые Я входы первого дополнительного элемен" ,та И и элементов ИЛИ.

1088073

30

Изобретение относится к вычислительной технике, может быть использовано в запоминающих устройствах, в которых контроль записываемых и считываемых данных производится массивами.

По основному авт. св. ¹ 955197 известно запоминающее устройство с обнаружением ошибок, содержащее накопитель, регистр слова, адресный

t регистр, выходной регистр, первую группу элементов ИЛИ, сумматоры по модулю два и счетчик,, Ф причем входы накопителя подключены соответственно к выходам регистра слова и адресного- регистра, а выхо. ды — к входам выходного регистра, выходы которого соединены с первыми входами элементов ИЛИ первой группы, входы первого и второго сумматоров по модулю два подключены соответственно к входу адресного регистра и к выходам элементов ИЛИ первой группы, выходы первого и второго сумматоров .по модулю два соединены соответственно с входами третьего сумматора по модулю два, вторые входы элементов ИЛИ первой группы, входы адресного регистра и один из выходов счетчика являются соответственно информационными и адресными входами и контрольным выходом устройства, вторую группу элементов ИЛИ, группу элементов И, элемент НЕ и элемент И, первый и второй входы которого подключены соответственно к выходу третьего сумматора по модулю два и к выходу элемента НЕ, вход которого соединен с первыми входами элементов И группы 40 и является управляющим входом устройства, вторые входы элементов И группы подключены к выходам выходного регистра, а выходы соединены с одним из входов счетчика, другой

45 вход которого подключен к выходу е элемента И, а другие выходы соедине- . ны с первыми входами элементов ИЛИ второй группы, вторые входы которых подключены к вторым входам элементов

ИЛИ первой группы, а выходы — к входам регистра слова j1j .

В этом устройстве в режим записи при каждом обращении к накопителю код адреса и код записываемого слова подаются соответственно на входы адресного и входного регистра и производится запись слова в соответствующую ячейку накопителя. Одновременно код адреса и код записываемого слова подаются соответственно на первый и второй сумматоры IIo модулю два, которые вырабатывают биты четности

;адреса и записываемого слова. Биты четности объединяются третьим сумма- . тором в результирующий бит, который записывается в,счетчик . К концу записи в накопитель всего блока информации счетчик фиксирует суммарное количество результирующих битов, равных логической "1". Этот контрольный код записывается в накопитель.

В режиме считывания с помощью сумматоров по модулю. два, аналогично как и при записи, из контрольного кода вычитается суммарное количест-во результирующих битов, равных. логической 1 . При отсутствии ошибок в реверсивном счетчике код равен нулю. При наличии ошибок формируется разность кодов, равная общему количеству ошибок.

Однако в известном устройстве запись данных можно производить только массивами. Если необходимо какоелибо слово в массиве заменить на другое, то для этого надо переписывать весь массив данных, чтобы сформировать контрольный код, что снижает быстродействие устройства.

Цель изобретения — повышение

:быстродействия устройства.

Поставленная цель достигается тем, что в запоминающее устройство с обнаружением ошибок введены триггер, элементы ИЛИ и дополнительные элементы И, первые входы которых подключены соответственно к выходу третьего сумматора по модулю два и единичному и нулевому выходам триггера, единичный вход которого соединен с выходом первого дополни- . тельного элемента И, выходы второго и третьего дополнительных элементов

И подключены к первым входам элементов ИЛИ, выходы которых соединены с управляющими входами счетчика, выход второго дополнительного элемента И подключен к третьему входу третьего сумматора по модулю два, вторые входы второго и третьего дополнительных элементов И объединены и являются одним из управляющих входов устройства, другими управляющими входами которого являются вторые входы первого дополнительного элемента И и элементов ИЛИ.

8073

108

15

25

50

3

На чертеже представлена структур- ная схема запоминающего устройства с обнаружением ошибок.

Устройство содержит накопитель регистр 2 слова, выходной, регистр 3, адресный регистр 4, первую 5 и вторую 6 группы элементов ИЛИ, первый

7, второй 8 и третий 9 сумматоры по модулю два, элемент И }0, первый 11, второй 12 и третий 13 дополнительные элементы И, триггер 14, первый

15 и второй 16 элементы ИЛИ, счетчик 17, являющийся счетчиком реверсивного типа, элемент НЕ 18, группу элементов И 19, управляющие входы

20-24 устройства.

Устройство работает следующим образом.

Рассмотрим три режима работы уст- ройства: запись массива слов, считывание массива слов и запись отдельного слова в массив с коррекцией контрольного кода.

В исходном состоянии регистры

2-4, триггер 14 а также счетчик 17 обнулены. В режиме записи массива слов код адреса и код записываемого слова подаются соответственно на входы регистра 4 и, через группу элементов ИЛИ 6, на входы регистра 2, и производится запись слова в соответствующую ячейку накопителя 1. На управляющие входы 21-23 при "этом подается нулевой уровень. Одновременно код адреса и код записываемого слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5, на сумматор 8, которые вырабатывают биты четности адреса и записываемо.го слова.

Биты четности объединяются сумматором 9 в результирующий бит ° С управляющего входы 20 на вход элемента НЕ 18 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 18 при этом будет единичный уровень.

В случае единичного значения результирующего бита он через элемент

И 10 поступает на вход счетчика 17.

Содержимое счетчика 17 увеличивается на единицу, так как при записи информации он работает как суммио рующий (на вход 24 подается единичный уровень).

Таким образом, к концу записи все

ro массива информации в накопитель 1 счетчик 17 зафиксирует количество результирующих одиночных битов, равный "1". Зафиксированное счетчиком

17 число (контрольный код) передается через элементы ИЛИ 6 в регистр 2 и записывается в накопитель 1, где сохраняется до тех пор, пока соответствующий массив информации находится в накопителе 1, Аналогично производится запись любого другого массива информации.

Перед, считыванием массива слов соответствующий контрольный код из накопителя 1 поступает на регистр 3.

При подаче единичного сигнала на вход 20 через элементы И 19 происходит запись контрольного кода в счетчик 17. В режиме считывания массива слов в каждом такте обращения число, соответствующие коду адреса, извлекается из накопителя 1 и поступает через регистр 3 на вход устройства.

При этом на управляющие входы 20-22 и 24 подаются нулевые сигналы, а на вход 23 — единичный. Одновременно код адреса и код считанного слова подаются соответственно на сумматор

7 и через элементы ИЛИ 5 на сумматор 8, которые, как и при записи, вырабатывают биты четности адреса и считываемого слова, объединяемые сумматором 9 в результирующий. бит.

Результирующий бит через элемент

И 10 поступает на вход счетчика 17, который при считывании работает как вычитающий. После считывания последнего числа массива информации в

1 счетчике 17 будет зафиксировано ко-: личество ошибок. Если во время записи или считывания в запоминающем устройстве возникают ошибки, искажающие адресную или числовую информацию, то в счетчике 17 формируется код суммарного количества ошибок, отличный от нуля. Если зафиксированное количество ошибок недопустимо велико, то считывание массйова информации производится повторно, при этом в счетчик 17 вновь предварительно записывается контрольный код для считывания массива информации, к началу записи нового массива информации счетчик 17 устанавливается в нулевое состояние.

Перед записью отдельного слова в массив соответствующий контрольный код из накопителя 1 поступает на регистр 3. При подаче единичного сигнала на вход 20 через элементы

1088073

И 19 производится запись контрольного кода в счетчик 17. Затем из накопителя 1 в регистр 3 считывается слово из массива, на место которого необходимо записать новое. Одно- 5 временно код адреса и код считанного слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5, на сумматор 8, которые вырабатывают биты четности адреса и считанного слова, объединяемые сумматором 9 в результирующий бит. На вход 21 пода.— ется единичный сигнал {при этом на входах 20, 22-24 нулевые уровни) и результирующий бит через элемент И 1I15 записывается в триггер 14 (входы гашения триггера 1 и регистров 2-4 не показаны). За ем регистр 3 обнуляется, а на вхо ы элементов ИЛИ 5 и

6 подается запис даваемое слово.

Код адреса и од записываемого слова подаются с ды регистра 4 и, ментов ИЛИ 6, на и производится з ветствующую ячей

Одновременно код сываемого слова венно на суммато ты ИЛИ 5, на сум выдается единичн на входах 20-24 ответственна на вхочерез группу элевходы регистра 2, пись слова в сооту накопителя

25 адреса и код запиодаются соответст7 и, через элеменатор 8. На вход 22 ЗО сигнал, при этом нулевые уровни. р у тирующии бит запи сываемого слова равен "1, то на входг счетчика 17 через элемент И 10 пос- . тупает нулевой сигнал и содержимое счетчика 17 не меняется. Таким образом, во всех случаях при записи от-" дельного слова в массив производится правильная коррекция контрольного кода.

Технико экономическое преимущество предлагаемого устройства заключается в его более высоком быстродействии и широких функциональных возможностях, которые заключаются в том, что оно позволяет записывать отдельное слово-в массив с коррекцией контрольного кода. В известном устройстве при записи одного слова

gp для коррекции контрольного кода необходимо перезаписывать весь массив данных.

682/50 Тираж 575 . Подписное

Патент", r, Ужгород, ул.Проектная,4

Сигнал с единичного выхода триггера 14 через элемент И 12 поступает на вход сумматора 9, на другие входы которого подаются сигналы сумматоров 7 и 8. ЭЛем нт И 10 открыт и сигнал с сумматора 9 поступает на информационный вхрд счетчика 17.

Покажем, что кЬррекция контрольного кода производится правильно .

Для этого необходимо рассмотреть возможные комбинации результирующих битов записываемого слова, и слова, которое было запи ано по этому адресу ранее. Пусть результирующий быт ранее записанного слова равен 0".

Следовательно,. перед подачей единич,ного сигнала на вход 22 триггер 14, будет находиться в нулевом состоя.нии. При подаче "1" на вход 22 на выходе элемента И,13 появляется единичный уровень, который поступает через элемент ИЛИ 16 на управляющий вход счетчика 17. Последний работает за счет подачи этого сигнала как суммирующий. Если результирующий бит записываемого слова равен нулю, то на вход счетчика t7 через элемент И 10 поступает сигнал "0" э И содержимое счетчика 17 не меняется" . .

Если результирующий бит записываемого слова равен "1" то на вход счетчика 17 через элемент И 10 поступает единичный сигнал, и содержимое счетчика 17 увеличивается на единицу.

Пусть результирующий бит ранее записанного слова равен "1". Следовательно, перед подачей единичного сигнала на вход 22 триггер 14 будет находиться в,единичном состоянии.При подаче сигнала 1" на вход 22 на выходе элемента И 12 появляется единичный уровень, который поступает на один из входов сумматора 9, и через элемент ИЛИ 15 — на управляющий вход счетчика 17. Последний работает за счет подачи этого сигнала как вычитающий. Если результирующий бит записываемого слова равен нулю то

1 на вход счетчика 17 через элемент

И 10 поступает сигнал "1" и содержимое счетчика 17 уменьшается на единицу. Если ез ь