Буферное запоминающее устройство с самоконтролем

 

БУФЕРНОБ: ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО с САМОКОНТРОЛЕМ., содержащее накопитель, одни адресные входы которого подключены к выходам счетчика адресов, информационный вход накопителя подключен к вькоду первого сдвигового регистра, инфор-мационные входы которого являются соответствующими входами устройстваj другие адресные входы устройства подключены к выходам счетчика разрядов , вход которого подключен к соответствующему вькоду блоку управления 5 управляющий вход которого является входом устройства, блок элементов И, выходы которого являются информационными выходами устройства, управляющие входы счетчика адресов, накопителя, первого сдвигового регистра и блока элементов И подключены к соответствующим выходам блока ттравленияотличающееся тем, что, с целью повышения его надежности , оно содержит второй сдвиговый регистр, cyivflnaTOp по модулю два, чриггерь, И и зламект НЕ 5 выход которого подклю хен к первому входу первсго элемента Ид второй вход первого элемента И под клюнен к соответствующему выходу второго сдзигового регистра, установочные входы которого подключены к входам первого сдвигового реги-стра , ;,т1равлягошие входы второго сдвигового регистра подключены к соответствующим входам первого, информационный ;з;;:од сдвигового регистра лодключе:- к вькоду накогЕИ еля ,. выход ттер-эгэ сдвигового регистра подкл : че к одному входу а 3 cyMj iaTopa по fiony.T;. . j другой вход .которого л-од,кл;-0: к к состзетств то щему выходу .сдвигового резъ-з гистра, выход сумматора по модуд;ю два подключен к первому входу первого триггера, Еьпгод которого является одним КЗ управляющих выходов Laffi устройства, выход первого элемента И подключен к первому входу второго триггера„ второй вход которого подключеч к втором у входу первого триггера и к соответств аошену выходу блока, управления;, выход второго триггера подключен к nepaoNry рходу второгс элемента И, зьход которого является другим управляющим выходом уСТрОЙСТза,. ЗТОрЭЙ ЗХО/; ;JTOpOrO элемектгг И подключ-З к состветст--вутогаему выходу блока управлект.я ,, элементг. КБ подключен к третъег-: входу, первого триггера и к соотне:;ствуюо ему выходу блока травления,

а"у 1!А

t s3 устB

ГОСУДАРСТВЕННЫЙ НОМИТЕТ CCCiP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3523037/18-24 (22) 16.12.82 (46) 07.04.84. Бюл. Y - 13 (72) В.В. Слюсарь и В.К. Озеран (53) 681.327.6(088.8) (56) 1.Авторское свидетельстBo СССР

Ii- 515154, кл. С 11 С 9/00, 1974, 2. Патент Великобритании -1356287.. кл. G 4 С,,опублик. 1971.

3. Авторское свидетельство СССР

У 758251, кл. G 11 С 9/00, 1978 (прототип). (54)(57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ

УСТР011СТВО С САМОКОНТРОЛЕМ, содержащее накопитель, одни адресные входы которого подключены к выходам с= етчика адресов, информационный вход накопителя подключен к выходу первого сдвигового регистра, информационные входы которого являются соответствующими входами устройства„ другие адресные входы устройства подключены к выходам счетчика разрядов, вход которого подключен к соответствующему выходу блоку управления, управляющий вход которого является входом устройства, блок элементов h, выходы которого являются информационными выходами устройства, упрагляющие Входы счетчика адресов, накопителя, первого сдвигового регистра и блока элементов И подключены к соотьетствующим выходам блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения его надежности, оно содержит второй сдвиговьп» регистр, сумматор по модулю ц11 С 11 С 9/00; G 11 С 29/00

ПЕ, Bblxop IioTooopo подключен пер.-=э:-.у Входу первсгg элемента И., Второй B. Од первого элемен1В i по, :, клю;ен к соответствующему Выходу

Вт". В-а "o pвигового регистра новочн - Входы которо о подкл1-:1чень, к B= opÿ.-i первогс сдвнгового реги-"

tPB, l «EBBË.П0 " Е Ь.ОДЬ1 ВТОРО1 О сдв v OBО::î регист э. В.цклю —.е..=ы к соатве" ствующим Входам ттерBoго, инфор- ;ац--:=:,--;-,ый .: .; д г-: .- О1 с сдвига

ВОГO РЬ.з. ИСTgB. .!: .кЛв. 4Е ." . К В :.1: ОДУ На

КОПИ-ЕЛЯ., ВЫХОЛ - Е..;-- ЭГ"; С ВИГOBOI O региc-.. ;à подклг-,с, к од.-ому Входу сумм=-:.тора по ь о.;,. -:-: -;,-.. —.. другой вход которо-.с;-. Одклю" =i- -. с.-,ответствующему Выходу Вто-...-с: сдвигового регистра, выход с".ь".м....- .,:; Ilo и дулю два подключен к -«: =Вому Входу пер -o го триггера вьз.-с;:. :Оторогo является одним из у1 ра Вгяющих Выходов устройства, Выход первого элемента

И noplслючен к первсму входу Второго триггера. Второй вход которо"o подключе:- :< BT poi" вход первого трит = гера и к сос-Bo.T" "Вуюп .ему выход: блока упраален::;.я,- Выхоп BTîðoãî трнг

ГЕРа !IOPBЛЮЧЕ w К Л ЕП BOi fi РХОЛ B I О-! рого -Ile. ..o. Tà ll, =. . хоп которогo является pp " иi у :Вс" :-,, яюним ВыходОР с

ЭЛЕМЕВ : -" IIOP} " Г- - " O В - С

Вующему bK ОB v л-ока viIВBB, е н",. >=;, Вхо g элементе. НЕ подк:тэчен к тBBT:-еь-.. входу ервого тр -;I-.lãðB. и к соо".ûB-стВующему Вь*ход бл ск а уп р Явления:

1084890

Изобретение относится к вычислительной технике, в частности к буферным запоминающим устройствам (ЗУ).

Известно буферное запоминающее устройство, содержащее оперативный накопитель, счетчики адресов записк.и считывания, входной и выходной регистры, дешифратор адреса, блок управления, элементы И и ИЛИ, причем одни из выходов блока управления t0 подключены соответственно к входу счетчика адресов, управляющему входу оперативного накопителя н первым входам элементов И, .выходы счетчика адреса соединены с первыми входа- 15 ми элементов ИЛИ, вторые входы которых подключены к одним из входов устройства 1 3.

Однако данное устройство имеет низкую достоверность передаваемой Ст передатчика к приемнику информации из-за отсутствия контроля работоспособности оборудования ЗУ, Известно также буферное запоминающее устройство, содержащее блок р5 памяти, входные и выходные элементы

И, блок, реагирующий на запись-считывание данны-: †. из памяти, блок запоминания признака переполнения памяти, регистры адреса записи и считыва- З< ния (23.

Вследствие отсутствия контроля работоспособности оборудования устройство имеет низкую достоверность передаваемой от передатчика к прием35 нику информации, Наиболее близким по технической сущности к предлагаемому является буферное устройство, содержащее оперативный накопитель, одни адресные входы которого подключены к вьиодам счетчика адресов информационный вход накопителя подключен к выходу первого сдвигового регистра, информационные входы которого являются соответствующими входами устройтва, другие адресные входы устройства подключены к выходам счетчика раэ;::-:до.-.;, вход которого подключен к со 3- ветствующему выходу блака

50 управления:, управляющий вход которого является входом устройства, блок элементов И, выходы которого являются информационными выходами устройс -aa, управляющие входы счетчика

aqpecoa, накопителя, первого сдвиго55 ваго регистра и блока элементов И подключены к соответствующим выходам блока управления 53) °

Недостатком известного устройства является отсутствие контроля работы регистра сдвига, вследствие чего в накопитель возможна запись недостоверной информации либо передача недостоверной информации приемнику информации, что снижает надежность устройства. Кроме того, отсутствие контроля информации, занесенной в накопитель, например, по паритету, затрудняет в процессе эксплуатации обнаружение неисправного узла ЗУ (в данном случае либо регистра сдвига, либо накопителя), что приводит к увеличению времени восстановления устройства.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в буферное запоминающее устройство с самоконтролем, содержащее накопитель, одни адресные входы которого подключены к выходам счетчика адресов, информационный вход накопителя подключен к выходу первого сдвигового регистра, информационные входы которого являются соответствующими входами устройства, другие адресные входы устройства подключены к выходам счетчика разрядов, вход которого подключен к соответствующему вьиоду блока управления, управляющий вход которого является входом устройства, блок элементов И, выходы которого являются информационными выходами устройства, управляющие входы счетчика адресов, накопителя, первого сдвигового регистра и блока элементов И подключены к соответствующим вьиодам блока управления, дополнительно введены сдвиговый регистр, сумматор по модулю два, триггеры, элементы И и элемент НЕ, выход которого подключен к первому -входу первого элемента И, второй вход первого элемента И подключен к соответствующему выходу второго сдвиговсго регистра, установочные входы кото- рого подключены к входам первого сдвигового регистра, управляющие входы второго сдвигового регистра подключены к соответствующим входам первого,информационный вход второго сдвиговогс регистра подключен к выходу накопителя, выход первого сдвигового регистра подключен к одному входу сумматора по модулю

1084890 два, другой вход которого подключен к соответствующему выходу второго сдвигового регистра, выход сумматора по модулю два подключен к первому входу первого триггера, вы- 5 ход которого является одним из управляющих выходов устройства, выход которого является одним из управляющих выходов устройства, выход первого элемента И подключен к пер- 10 вому входу второго триггера, второй вход которого подключен к второму входу первого триггера и к соответствующему выходу блока управления, выход второго триггера подключен к !5 первому входу второго элемента И, выход которого является другим управляющим выходом устройства, второй вход второго элемента И подключен к соответствующему выходу блока управ- 20 ления, выход второго триггера подключен к первому входу второго эле— мента И, выход которого является другим управляющим выходом устройства, второй вход второго элемента 25

И подключен к соответствующему выходу блока управления, вход элемента

НЕ подключен к третьему входу первого триггера и к соответствующему выходу блока управления. 30

Второй сдвиговый.регистр предназначен для считывания побитно информации, хранимой в ЗУ, и выдачи слова или байта информации приемнику информации, что позволяет проводить контроль данных, записанных в ЗУ по периметру. Кроме того, в режиме записи информации в накопитель ЗУ с помощью данного регистра осуществляется контроль первого сдвигового регистра, с помощью. которого осуществляется побитная запись информации в накопитель ЗУ.

Сумматор по модулю два, входы которого соединены с выходами пер- 45 вого и второго регистров сдвига, сравнивает между собой однотипные биты записываемой информации.

Второй триггер, первый и второй элементы И, элемент НЕ предназначены для контроля информаии, считываемой из накопителя ЗУ по паритету (на четность и нечеткость) P3).

На фиг. 1 представлена структурная схема буферного запоминающего 55 устройства с самоконтролем; на фиг. 2 — временные диаграммы его работы.

Буферное ЗУ содержит блок 1 управления, счетчик 2 адресов, сдвиговый регистр 3, накопитель 4, счетчик 5 разрядов, элемент НЕ б,сдвиговый регистр 7, сумматор 8 по модулю два, триггер 9, блок 10 элементов И, элемент И 11, триггер 12 и элемент И 13.

Рассмотрим работу предлагаемого

ЗУ с самоконтролем в режимах записи и считывания информации.

В режиме записи устройство приводится в следующее исходное состояние: на пятом и восьмом выходах блока 1 управления формируется признак "Разрешение записи" (фиг.2а,б) °

Уровень данного сигнала единичный. На выходах 1 — К счетчика 5 разрядов устанавливается код адреса записи первого разряда, а на входы блока 10 элементов И поступает сигнал

"Запрет" с шестого выхода блока управления.

Таким образом, регистры 3 и 7 подготовлены для приема первого инФормационного слова данных, поступающего по информационным входам устройства, а накопитель 4 подготовлен к побитному режиму записи.

При наличии запроса на обработку, поступающего на вход блока 1 управления, наличии кода адреса на адресных входах устройства блок 1 управления на своем четвертом выходе формирует импульсы записи кода адреса и информационного слова данных, поступающих на соответствующие входы счетчика 2 адресов и входы регистров 3 и 7 (фиг. 2r).

Под задний фронт импульса записи (фиг. 2д) на трегьем выходе блока 1 управления формируется сигнал

"Разрешение сдвига", на пятом выхо" де — сигнал "Разрешение записи" (фиг ° 2б), на седьмом выходе — сигнал "Запись" (фиг. 2е), по которым происходит запись бита информационного слова данных в накопитель 4 по цепи, соединяющей последний выход

1 регистра 3 с входом накопителя 4 и входом сумматора 8 по модулю два.

А так как второй вход сумматора 8 соединен с одноименным вь-ходом ре" гистра 7, при исправной работе регистров 3 и 7 сформируется сигнал

"Сравнение" нулевого уровня. Данный сигнал поступает на один вход триггера 9, на другой вход которого f084890

)анки

ЗЬХ Ра 3) Я

У -. ) .,, R -, % Х

НЕ И"-ВЕС-Хсс пос т) пает сигнал с (сдьмОГG вьп(ода

0()0KB ) 5(пРавленкя.

Тригг †::p = запускается сигналом

"Х), с

Разре)х)ение записи,, который посту— пает на егQ третий вход, ))од задний ())poHT импульса записи прОязводится анализ состояния триггера 9,, я при (с налкчия на нем сигнала 0равненке" на втором выходе устройства форм."()с руемьхх скгпал 1)е ошибка".

НЯ втором и BlcBR)Q I Bь)ходах б.)о кз. 1 управления формируются импуль-с. ь) сд(вя (а х) ер единя фрон с i((I 0 r) ü!õ совпадает с задним фронтом импульса закис " (фяг. 2)1().

0д в ит он d и нфо р)-(а) 1))1., с) 10 -(ко)-:-,—

КЯЦЯ) СЧЕ ":-=:Яс(а Р -! ЗРЯД С)В («ХХ)ЕСтн-,:яются под задний фронт км))улье а

"-аписи . 00Pвым нмс) 5 льсоl i спвl".1" Я

, 1)иг . )1() янфорыапио нное сл 0)30 . г ксан))ое в регистры ) я !, савв)х(:..- тся на орин разряр„т.,е, с вь)хода с --го разряда регистра. ) на первый

iB1ход накопителя 21 поступает HH(r)op. а 1)Я (, М.- i )- го РазРЯДа "Ibfi))îðìàÖHQ .-:-по= 0 сл()в=.. Одновременно осуществ, RBт;- с .; .;г„-и(1))R)(а)сия счет Хяка

Об хт )яя зя:)1)." = pазр)ядо)з "i)1())Орма)(1101

В с,: -, (QП;,

:-0110;),-.,-,ю :умма:Ов» H тряггра 9 . Ооясхсдrl (Знал)l раООт ОспОсобнocтr t

Зтот Х(РСЦЕСС З-.ПИ()л и СДВИ, а,.с ОЯСХОДИТ Зан) Ь ПЕХ)ВОГО -::-..З))Я

Аорма)си(;,r;",огr; 0rfQBB в някоос)с) r Br);= ц

"с-;(н «, .с.:. - си;-: .(,сrrуЮ)цг .:ОБ110) 0 ): —,".:

С.)а:СМОтРИМ Рожя)1 Сс))-)ТЬ)ВЯЬ)ИЯ КН,".-,"р;.)адик цз накр-пятенR

iJ1R GCущЕСТВЛЕНКя р 0)К)1) Я (ЧИТЫ?1 B НИЯ 6ЛОК ) УПРЯВ 1)Е; И!=: 11КМЯ ЕТ С

Ь ХЯТ-,.ГО и ВОСЬМQ Сс ЬЬ.:-;(,;ОВ ПРИЗНак с, Разрешение запис. .::.,, фор;-;1 р5сет

Г(ПЧЗХ(".К Ра-ЗрУШЕHH(-: . - "P.RИ)r,фИГ 2И) устанавливает счетчик 5 pBзрялов и СО-ТÎRBH(- ., (-QOYBBòствующее адресу

) сс — Х)Е))ВО:. О РаЗРЯДа СЧИ Ь ЕBÐ, Qr") И--,-.с)СР-.

КО)5 адреса считывае. ог(. Изформа—

fLrbH0Í1r0ÃÎ C1Л0Ва ПОСЗ VII (" fc .= .ДРЕГ "

)ЫЕ B-,;„Qäb) i -ß С -ХЕТ(ХИКЯ 2 r3 ()p ЕСОВ

i,rr)Hi : 2к),.

1)а -:етвертом BbixQIIB б fnxa 1 управ (ения формируется импульс записи .(ода -:сдреса (фяг, 2Г; . 0::=-: хода

1ЕТЧ)-;Ка 2 «!rpBCOB 1(Or) яr)pÂ0 с 0— .. I,""Х)а 1Т На, ср= НЫЕ BXQ,rib) i 1)) ))BEG !

СПХТ Еля Ч. (,ООЬ)Е ТОГО, бr)ОК ) успраВча своем третьем вь)ходе форf ссОУЕ - (ят НЯЛЫ ))ЯЗРУЩЕI ЯЕ С ХВЧ а ((с)КГ . 2К) К Запрвт 32)r .ICH (фИ . 2М) )

Сягк=: (Ы СЧИтЫВаияя На СЕПЬЬ)ОМ ВЬ)х((r:е блдкя чссравх)е-,)1 (л с 2

П.-.:.:-с у()ЯЮ))ХИЕ 1)Я ВТОрр.-.. ВХОД HB,QIIH

":--и; —. . и ..:.— в сор,-.,й вход ). ря:- -ера 9; v 0 с= . ..Лр-ав) ения (фиг, -", ), посту

П а(01)ГХР Ба Гс Ер БЬ)Е ЗсХОПЫ; ЕГХ)Стпоа

))ОХ(ПЕПВЫй К(.1)ХУЛЬС С ХИТЫВЯ);ЯЯ я ));„:) 0 р Ма))сит) ПЕРВОГО р а 3 ср яд а я Н() 0 р) М =) "

0 - Е )ЯЕ с ЧЯ "b)В Я,=IHR ЯС ", (0),1

;анин., поступающих и="РИГ-Ера, МЕНяЕТСя Cr. выхода. Триггер I2 Qc). .:-(. -О счет " "=дкниц" (нулей,):- - "1(;... ) ..:, =О) .:; с..-:::ве .е. провс;--.(ЯННЬgz,, 3B)-КСЯННЫХ В

У (на четкость или н:=; - (-с((:.::О,троль заключается ь:(.; -,:- 3:з.: Од т" иггера устанаBJ)."..;-:" ".я: = а

1084890

7 столько раз, сколько бит информации (например, в считываемом байте информации) имеет уровень логической

"единицы" или логического "нуля".

При отсутствии ошибок в считываемом байте информации выход триггера устанавливается в начальное состояние.

После установки начального состояния на выходе триггера !2 сформируется нулевой уровень сигнала. (Цепь 10 установки начального состояния на фиг. 1. не показана). При контроле считываемой информации по паритету, например на четность, выход триггера

12 столько раз изменяет свое состоя- 15 ние, сколько "единиц" находится в информационном слове, т.е. при четном количестве "единиц" выход триггера 12 устанавливается в нулевое состояние. Анализ состояния выхода 2О триггера 12 осуществляется сигналом единичного уровня, формируемого блоком 1 управления на шестом выходе после считывания первого разряда ин-1 формационного слова и подключающего первые входы блока 10 элементов И (фиг. 2н). Кроме того, сигналом с шестого выхода блока 1 управления производится "информирование" приемного устройства о наличии слова информации в регистре 7 (первый выход устройства).

Сигнал ошибки формируется на третьем выходе устройства.

Таким образом, в предлагаемом устройстве осуществляется контроль работоспособности его узлов (регистра 3 - регистра записи и регистра 7 — регистра считывания) как в: процессе записи информации в накопитель, так и в процессе ее считывания, что позволяет повысить надежность устройства. Кроме того, в режиме считывания осуществляется контроль информации считывания из накопителя ЗУ по паритету.

1084890

Редактор С. Саенко

Заказ 2024/49 Тираж 575 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4

Ю г

Р

Составитель С. Шустенко

ТехредЛ.Иартйвова Корректор А. Ильин