Запоминающее устройство с самоконтролем
1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее иакотттель , входы которого соединены с выходами первого регистра числа, а выходы - с входами второго регистра числа, формирователи сигналов четности , формирователь сигналов проверочного слова, дешифратор одиночных ошибок , блок обнаружения двухкратных ошибок, блок оанарул ения пакетных ошибок и формирователь сигналов кода Хемминга, входы которого являются информационными входами устройства и соединены с одними из входов первого формирователя сигналов четности, другие входы которого подключены к выходам формирователя сигналов кода Хемминга, прямые выходы второго регистра числа соединены с входами формирователя сигналов проверочного слова и одним из входов второго формирователя сигналов четности, выход которого подключен к одним из входов дешифратора одиночньпс ошибок, блока обнаружения двухкратных ошибок и блока обнаружения пакетных ошибок, другие входы которых и другие входы второго форм11рователя сигналов четности соединены с выходами формирователя сигналов проверочного слова, прямые выходы второго регистра числа являются информационными выходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения его надежности за.счет обнаружения трехкратных ошибок, в пего введены логические блоки, первый элемент М и коммутатор, одни из нхоДов которого подключены соответственно к В1; ходам первого формирователя сигналов четности и к выходам формирователя сигналов кода Хемминга, а § выходы - к входам первого регистра числа, причем одни из входов перво (Л вого элемента И и логических блоков с первого по третий соединены сооте ветственно с выходом второго формирователя сигналов четности и с выходами формирователя сигналов проверочного слова, а другие входы логнческ1-гх бло-ков и первого элемента М подключены с© к контрольному выходу второго регистра числа, ьшверсные выходы которого и выход третьего логического блока ГчЭ ГчЭ соединены соответственно с другими входами коммутатора, вьтходы логичес00 ких блоков, первого элемента И, дешифратора одиночных ов1ибок, блока обнаружения двухкратньос ошибок и блока обнаружения пакетных ошибок являются контрольными выходами устройства . 2.Устройство по п.1э о т л и ч аю щ е е с я тем, что первьш логический блок содержит группы элементов И, второй элемент И и элементы 11ЛИ, причем выходы элементов И первой группы подключены к входам первого; элемен
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
А (51) С 11 С 29/ОО
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3550605/18-24 (22) 23.11.82 (46) 07.05.84. Бюл. У 17 (72) И.B. Огнев, О.П. Ковалев и Н.И. Гарбузов (71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт (53) 681 .327(088 .8) (56) 1. Патент США 19 3697949, кл. 340-146, опублик. 1972.
2 ° Авторское свидетельство СССР
K 809403, кл, С 11 С 29/00, 1979 (прототип). (54)(57) 1. ЗЛПОМИНАНЩЕЕ УСТРО11СТВО
С САМОКОНТРОЛЕМ, содержащее накопитель, входы которого соединены с выходами первого регистра числа, а выходы — с входами второго регистра числа, формирователи сигналов четности, формирователь сигналов проверочного слова, дешифратор одиночных ошибок, блок обнаружения двухкратных ошибок, блок о.обнаружения пакетных ошибок и формирователь сигналов кода
Хемминга, входы которого являются информационными входами устройства и соединены с однимииз входов первого формирователя сигналов четности, другие входы которого подключены к выходам формирователя сигналов кода
Хемминга, прямые выходы второго регистра числа соединены с входами формирователя сигналов проверочного слова и одним из входов второго формирователя сигналов четности, выход которого подключен к одним из входов дешифратора ьдиночных ошибок, блока обнаружения двухкратных ошибок и блока обнаружения пакетных ошибок, другие входы которых и другие входы второго формирователя сигналов четности соединены свыходами формирователя сигналов проверочного слова, прямые выходы второго рег lcTра числа являются информационными выходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения его надежности за.счет обнаружения трехкратных ошибок, н nего введены логические блок|;, первый элемент И и коммутатор, одии из входов которого подключены соответственно к выходам первого формирователя сигналов четности и к выходам формирователя сигналон кода Хеммиига, а выходы — к входам первого регистра числа, причсл1 одни из входов первового элемента И и логи .еских блоков с первого по третий соединены соответственно с выходом второго формирователя сигналов четности и с выходами формирователя сигналон проверочного слова, а другие входы логических бло-. ков и первого элемента И подключены к контрольному выходу второго регист- Яф ра числа, инверсные выходы которого и выход третьего логического блока 1Я соединены соответственно с другими р входами коммутатора, выходы логических блоков, первого элемента 11, дешифратора одиночных ошибок, блока обнаружения днухкратных ошибок и блока обнаружения пакетных ошибок являются контрольными выходами устройст-. ф» ва.
2.устройство по п.l, о т л и ч аю щ е е с я тем, что первый логический блок содержит группы элементов И„ второй элемент И и элементы 1ЛИ, причем выходы элементов И первой группы подключены к входам первого, элемен109 та ИЛИ, выход которого и выходы элементов И вторзй группы соединены с входами второго элемента ИЛИ„ выход которого подключен к однрму из входов второго элемента И, выход которогб является выходом блока, а другие входы и выгоды эе1ементов И групп являются входами блока.
3. Устройство .:: пп. и 2, о тл и ч а ю щ е е с я †.ем, что второй логический блок соде;,, .;: третий элемент ИЛИ, третий элемент И, один из входов которого подключен к выходу третьего элемента ИЛИ, входы которого и другие входы третьего элемента И
1228 являются входами блока, выходом которого является выход третьего элемента И.
4. Устройство по пп.1 — 3, о тл и ч а ю v„ e е с я тем, что третий логический блок i.ÎÄeржит элемент НЕ и четвертый элемент ИЛИ, выходы которых подключены соответственно к первому и к второму входам четвертого элемента И, выход которого является выходом блока, а третий вход и входы элемента НЕ и четвертогo элемента ИЛИ являются входами блока.
Изобретение относится к вычислительной технике, в частности к запоминающим устройства.
Известно запоминающее устройство с автспомным контролем, содержащее н:-";.опители, схемы формирования провзропеого слова, дешифратор одноразряд ных ошибок и схему сбнаружения мпогоразрядных ошибок (1е .
1О
Яедостатком известного устройства является невозмояаеость исправления ошибок с разрядностью более одной.
Наиболее близким техническим решением к -11зобретению является запо1S минающее устройство с автономным контролем, содержащее накопители, входной и выходной регистры числа, формбе, рователь контрольньех разрядов кода
Хемминга, формирователи проверочного слова, дешифратор одноразрядных ошибок, блок обнаружения двухкратных ошибок, вхщ кые и вьеходные формироватОЛи четност11,блок обнаружения пакетных ошибок, причем информационные входы входного регистра числа соединены с входньеееи, а выходы выходного регистра числа -. с выходньЕми. пеплами, одни входы входного формирователя четности подключены к входным
30 шинам, другие входы — к выхоцам формирователей контрольных разрядов кода Хемминга, соединенных контрольныьш входами входного регистра числа, причем входы формирователей контрольных разрядов соединены с входными 5
LllEIIIGMII устройства, входы формирователей проверочного слова соединены с выходами выходного регистра числа, а выходы — с одними входами дешифрато— ра однократных ошибок и блсками обнаружения двухкрате!ь .х и =i:.ет11ьж оши бок, другие входы которых подключены к вь1ходу выходного формирователя четнос ти „входы вьrxopiioro форм111-.о-.:ателя четности соеди ечы с "еь1хода еи выход ного регисTpa ч11сла и Выхо "iам1. форми рователей проверочпого слова 2
Недостатком такого устройства является невозможность исправления ошибок с разрядностью более одной, что снижает его надежность, Цель изобретения — повьешение надежности устройства sa счет OGEIapyz Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее накопь тель, входы которого соединены с выходами первого регистра числа, а выходы — с входами второго регистра числа„ форми. рователи сигналов четности, формиро11атель сигналов проверочЕ.ого слова, дешифратор одиееочных оеееибок. блок обнаружения двухкратньг;:.. опЕибок, блок обнаружения пакетных ошибс к и Асрмировaòåëü сигналов ко,-:,а Хемм -.11га входы которого являются информаЕеионными входами устройс.тва и соединены с одними из входов первого формирс"наталя сигналов четности. друг:;.е в:;оды 3 1091228 которого подключены к выходам форми- 1 вателя сигналов кода Хемминга, прямые выходы второго регистра числа соединены с входами формирователя сигналов проверочного слова и одним из 5 входов второго . >рмирователя сигналов четности, выход которого подключен к одним из входов дешифратора Одиночньвс ошибок, блока обнаружения двухкратных ошибок и блока обнаружения пакетных ошибок, другие Входы которых и другие входы второго формирователя сигналов четности соединены с выходами формирователя сигналов проверочного слова, прямые выходы второго регистра числа являются ннформационнь>ми выходами устройства, введены логические блоки, перьый элемент H и коммутатор, одни из входов которого подключены соответственно к выходам первого формирователя сигналов четности и к выходам формирователя сигналов кода Хемминга, а выходы — к входам первого регистра числа, причем одни из вхоцов первого элемента И и логичесих блоков с первого по третий соединень> соответственно с вьп:одами второго формирователя сигналов четности и с выходами формирователя сигналов проверочного 30 слова, а другие входы логических блоков и первого элемента И подключены к контрольному выходу второго регистра числа, инверсные выходы которого и выход третьего логического блока соединены соответственно с други и входами коммутатора, выходы логических блоков, первого элемепта И, дешифратора одиночных ошибок, блока обнаружения двухкратных ошибок и бло-4р ка обнаружения пакетных ошибок являются контрольными выходами устройства. с выходу третьего элемента 1UUi в.соды которого и другие входы третьего элемента И являются входами блок», выходом которого является выход треть его элемента И. Третий логический блок содержит элемент НЕ и четвертый элемент ИШ, выходы которых подключены соответственно к первому и кф второму входам четвертого элемента И, выход которого является выходом блока, а третий вход и выходы элемента НЕ и четвертого элемента ИЛИ являются входами блока. На фпг.l изображена функциональная схема предлагаемого устройства; на фиг." и 3 — функциональныс схемы второго и IIepI:ого логических блоков соответственно; на фиг.4 — функцпональные схемы третьего логического блока и коммутатора; на фиг.5 — И-матрица используемого корректирующего кода. Устройство содержит (фиг.1) накопитель 1, информационпыс входы 2 и выходы 3 соотгетственно, форьп;рователь 4 сигналов кода Хемминга, первый формирователь 5 сигналои четности, первый 6 и Второй 7 регистра числа, формирователь 8 сигналов проверочного слова, I>торой 4>ормпрователь 9 сиI I> .>ов четности„де»В„ :ратс>р 10 идиноч,iL>х ош;б>от блок 1 1 Q(RII Ep>Гл е>п>Я двухкрэтнь>х ошибок, блок 12 Обнаружения пакетных ошибок, первый логиче".кпй блек 13, "ервый эле>".ент И 14, В > opo>i 5 I: третий 16 логическ>>е блО" ки li коммут тор 17. Первый логический i»...ок содерж> т ! hIIг. 2) элементы ii 18; — 18,:, пер- . ВОй Гp) гппх, э.-1еме1!та И 1! 1 — 1 9 В то рой группы, первый 20 и второй элементы ИЛИ и второй элемент И 22, Второй логический блок содержит (фиг3) третий элемент 1>ЛИ 23 н третий элемент И 24. Первый логический блок содержит группы элементов К, второй элемент И и элементы ИЛИ, причем выходы элементов И первой группы подключены к входам первого элемента ИЛИ>, выход которого и выходы элементов И второй группы соединены с входами второго эле-5О мента ИЛИ, выход которого подключен к одному из входов второго элемента И, выход которого является выходом блока, à другие входы и выходы элементов К групп являются входами блока. 55 Второй логический блок содержит треты элемент 1 Л11 и третий элемент И, один из входов которого подключен Третий.логическ>й блок содержит четвертый элемент 11ЛИ 25, элемент КЕ 26 Ii четвертый элемент И 27 Коммутатор содержит элемент ИЕ 28 и группу элементов И-ИЛ11 29А - 29,1. На фиг.1,2 i: 4 обозначены контрольный выход 30 второго регистра числа, На фиг.5 показана Н-матрица корректирующего кода для сорокаразрядного числа. Цис".>рам 31-62 обозначены информационные разряды числа; Сl С6 — контрольные разряды кода Хеммин га, образуемые формирователем сигналов кода Хемминга; С0 — разряд общей 1091228 четности, образуемый,перзым формирователем сигналов четности; Sl — S6разряды проверочного слова, образуемые формирователем сигналов прове- . рочного слова; С- разряд общей четности проверочного слова, образуемый вторым формирователем сигналов четности; дополните., ный контрольный разряд 63 считывается с накопителя через выход второго регистра числа. )0 ; хема поключениявходов.. 2 к входам формирователей 4 и 5, а также выходов формирователей 4 и 5 к входам коммутатора 17 и прямых выходов регистра 7 к входам формирователей 8 и 15 9 определяется Н"матрицей кода (фиг.5) Устройство работает следующим образом. При записи число с входов 2 (фиг..11 поступает на информационные входы 20 коммутатора 17, на вход формирователя 4, формирующего контрольные разряды Хемминга, и на входы формирователя 5, формирующего разряд общей четности. Формирование контрольных разрядов происходит в соответствии с й-матрицей (фиг. 5). Контролььые разряды с формирователей 4 и 5 поступают на контрольные входы коммутатора 17 и через регистр 6 пос. тупают в накопитель 1, в дополнительный контрольный разряд которого записывается сигнал 0", так как регистр 6 устанавливается в состояние "0" перед записью информационных и контрольных разрядов в накопитель 1. При считывании разряды числа из накопителя 1 поступают на прямые выходы регистра 7, а затем на формирователь 8, формирующий разряды проверочного слова S) — S6, и на формирователь 9, формирующий выходной разряд общей четности О. формирование происходит в соответствии с Н-матрицей. Формирователи 8 и 9 образуют разря. ды SG — S6 проверочного слова, которые поступают на дешифратор 10, блоки )1 — 16, На блоки 13 — 16 поступает также сигнал дополнительного контрольного разряда (ДКР) с накопителя 1 через выход 30 регистра 7. При возникновении ошибок в накопителе могут быть следующие случаи (c . таблицу), I >4> и ):)) о QJ 1»» Я 30 о Э х (.с и >Х о а Е» и ) о х И >D Й >х Э Ц о JJJ о Р к Х и Х cd Lj о М J0 v о 03 о и 0J о о х 03 Z а о Б л => ° Д ° » и а Э ! 3=3 Е о К л )х о о М о 1 и 03 х х Х о 1» v о 1 и о х 4 х а а3 а ->Л о х И и х Э х Е о и ) о 1 С33 I I CJ3 с 1 и У о Ц и х Ql о >О 6 »« Э 1 о х >о о )>» 03 х о С> Э о х 63 QJ о >D о QJ Э м м 03 Е.л c— I ! 1 т о 1„ и х о ! о 03 03 l» о >>о о х 0J м» о 0J 03 м о >о QJ 0J м Э Е Х QJ 03 х а а 1 1 и >о о о х 03 а 03 >Х 03.> 1 I х Р Э О 1>-!) Э х о а и м » 0 >м .)> 0J Х 1 Р, о м о о I о Х >0 х Р а а Э I J0 о 1 и ! и 1 ! о 1 !» Io IХ 1 Р> ! о 1 а I 03 I JJJ 1о 1 а 1 и 1 03 о I a 1 Х ! а 1 03 I cd 1 D I 03 ! х и IЭ 1 03 1 С> 3 с0 Ц Э ! >0 х о а х Р о ° Я> Э 0\ о Ц v о 1-) (Л о л о 6 Р 03 а 30 c0 O cd Р о к 1 I I 1 I P ! К! Э 1! Х I! 1 03 Х И о 03 cd Х г(Х cd о ох >D lcJ Э и1 v X O 03 аБ gal а 03 <б m g а 30 а 03 л х о о о 03 V Н v,„ o х "„g 5, о аа (ч !» ° а 03 а э а э Ефш ЛЙ ц 1091226 1 ц х 1 К Х а Р lD Э 03 Ж cd П ОРО )х ) эоо х е O S 03 И 03 Z !0 Z % C4 кхй а!- и и Э Ж Э 333 cd и о 03 Х 03 о и хц и х yo g О м О х !" Р >м) <6 И >О о а>о (5 а! 3:4 Х .)> 10 и - о ь Яхх ! cd I x 03 Е Э Р Z о э «3 03 1„0> Э ° н 8 о хоц 03 Х .» JJJ 03 03 о х а 03 ХРХ 30 и к и 03 ZI-Z cd Г-) хх 03 Р, 30 оо2 и к и о х э х wov о ха- 03 ВВ5! 091228 Особенностью предлагаемого устройства является необходимость режима записи "1" в дополпительный разряд накопителя 1 при наличии сигнала исправления первой разрядной ошибки, а также в перезаписи в инверсном коде считанной информации и значений контрольных разрядов по тому же адресу. Такой режим работы для запоминающих микросхем динамической N0II — памяти называется режимом "Счи тывание — информация — запись". При возникновении первой ошибки в накопителе 1 производится перезапись с инверспых выходов регистра 7 хранимого информационного слова, а в дополнительном разряде при этом записывается сигнал "1", являющийся признаком хранения инверсного слова. Возможно использование с обычным режимом работы, т.е. в режимах "Запись" и Считывание, в этом случае пеоб-!! rf ходимо ввести режим Запись для инверсии хранимого слова, Технико-экономическая эффективность предлагаемого устройства заключается в более высокой надежности по сравнению с прототипом. 1091228 1091228 l Д Л put.5 Составитель В. Гордонова Техред В. Далекор ей Корректор И.Муска Редактор С. Пекарь Зака 3087/48 Тираж 575 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 SB S5 Дф SD 82 Sf И 
