Устройство для исправления ошибок

 

УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК, содержащее триггерный регистр, дешифратор, первый элемент ИЛИ, группу элементов И, группу элементов ИЛИ, причем информационные входы триггерного регистра являются информационными входами устройства, выходы дешифратора , соответствующие разрешенным комбинациям , соединены с входами первого элемента ИЛИ, выходы дешифратора, соответствующие запрещенным комбинациям с одиночной ошибкой в i -м разряде , соединены с входами i -го элемента ИЛИ группы, выход которого соединен с первым входом i-го элемента И группы, выход которого соединен со счетным входом i-го разряда триггёрного регистра, вторые входы всех элементов И группы объединены, отличающее ся тем, что, с целью расширения функциональных возможное-тей устройства путем коррекции двойных ошибок и формирования сигналов кратности ошибок, в него введены регистр сдвига, второй и третий элементыШШ, два элемента ИПИ-НЕ, четыре элемента И, элемент НЕ, два элемента задержки и группа сумматоров по модулю два, причем выходы регистра соединены с первыми входами соответствующих сумматоров по модулю два группы, выходы сумматоров по модулю два группы соединены с входами дешифратора и являются информационными входами устройства, выходы элементов ИЛИ группы соединены с входами второго элемента ИЛИ, выход которого соединен с первьш входом первого элемента ИЛИ-НЕ и является выходом одиночной оншбки устройства, выход первого элемента ИЛИ является выходом исправности устройства и соединен с вторым входом первого элемента ИЛИ-НЕ и входом элемента НЕ, выход которого g соединен с первьми входами первого и второго элементов И, выходы кото (Л рых соединены с входами третьего (Элемента ИЛИ, выход которого через первый элемент задержки соединен с (вторым входом первого элемента И группы к входом второго элемента . задержки, выход которого соединен с вторым входом второго элемента И, выходы регистра сдвига соединены со 1C вторыми входами сумматоров по О1 модулю два группы и входами второго элемента ИЛИ-НЕ, выход которого 00 соединен с первым входом третьего элемента И, выход которого соедисо нен с единичным входом младшего раз ряда регистра сдвига, первый вход четвертого элементаИ соединен с выходом второго элемента задержки, . ,выход первого, элемента ИЛИ-НЕ является выходом двойной ошибки устройства и соединен с вторыми входами третьего и четвертого элементов И, вькод четвертого элемента И

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) (я) С 06 F 11/08

РРР A:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ р г;.@;

К АВТОРСИОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTKPblTMA (21) 3564151/18-24 (22) 17.03.83 (46) 30.05.84. Бюл. Р 20 (72) В.H.Горшков (53) 681.3(088.8) . (56) 1. Авторское свидетельство СССР

Ф 736104, кл. G 06 F 11/08, 1978.

2. Авторское свидетельство СССР

М" 614437, кл. С 06 Р 11/08, 1975 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ

ОШИБОК, содержащее триггерный регистр, дешифратор, первый элемент ИЛИ, группу элементов И, группу элементов ИЛИ, причем информационные входы триггерного регистра являются информационными входами устройства, выходы дешифратора, соответствующие разрешенным комбинациям, соединены с входами первого элемента ИЛИ, выходы дешифратора, соответствующие запрещенным комбинациям с одиночной ошибкой в 1 -и разряде, соединены с входами 1 --ro элемента ИЛИ группы, выход которого соединен с первым входом j --го элемента И

l группы, выход которого соединен со счетным входом i --го разряда триггер; ного регистра, вторые входы всех элементов И группы объединены, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможносЪ

Ф тей устройства путем коррекции двойных ошибок и формирования сигналов кратности ошибок, в него введены регистр сдвига, второй и третий элементы ИЛИ,. два элемента ИЛИ-НЕ, четыре элемента

И, элемент НЕ, два элемента задержки и группа сумматоров по модулю два, причем выходы регистра соединены с первыми вХодами соответствующих сумматоров по модулю два группы, выходы сумматоров по модулю два группы соединены с входами дешифратора и являются информационными входами устройства, выходы элементов ИЛИ группы соединены с входами второго элемента ИЛИ, выход которого соединен с первым входом первого элемента

ИЛИ-НЕ и является выходом одиночной ошибки устройства, выход-первого элемента ИЛИ является выходом исправности устройства и соединен с вторым входом первого элемента ИЛИ-НЕ и входом элемента НЕ, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены с входами третьего ,элемента ИЛИ, выход которого через первый элемент задержки соединен с (вторым входом первого элемента И группы и входом второго элемента задержки, выход которого соединен с вторым входом второго элемента

И, -выходы регистра сдвига соединены с вторыми входами сумматоров по модулю два группы и входами второго элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, выход, которого соединен с единичным входом младшего раз ряда регистра сдвига, первый вход четвертого элемента И соединен с выходом второго элемента задержки,,выход первого, элемента ИЛИ-НЕ является выходом двойной ошибки устройства и соединен с вторыми входами третьего и четвертого элемен.тов И, выход четвертого элемента И

1095183 соединен с входом сдвига регистра дом регистра сдвига сдвига, второй вход первого элемента, ся входом запуска

И соединен с установочным вхо-. ва. и являетустройстЙзабретение относится к вычислительной технике и может быть использовано в устройствах переработки и передачи дискретной информации.

Известно устройство для исправле, ния ошибок, содержащее регистр приема, матричный дешифратор, первый, элемент ИЛИ, регистр сдвига, элемент И, первый элемент запрета, элемент задержки, первый вход элемен- 10 та И является первым входом устройства, второй вход элемента И соединен с первым входом регистра сдвига и выходом первого элемента запрета, а выход — с вторым входом регистра 15 сдвига, выход которого соединен с первым входом регистра приема, выход которого соединен с входом матричного дешифратора, выходы которого соединены с входами перво- 20 го элемента ИЛИ, выход которого соединен с первым входом первого элемента запрета и выходом устройства, второй вход устройства соединен с входом элемента задержки, выход которого соединен с вторым входом первого элемента запрета, второй и третий элементы запрета, регистр памяти, блок ключей, второй элемент ИЛИ и дешифратор одиночных оши- 30 бок, вход которого соединен с выходом регистра приема, а его выходы— с входами второго элемента ИЛИ, выход которого соединен с первым входом второго элемента запрета, вто- З5

I рой вход которого соединен с вторым входом устройства, а выход — с первым входом третьего элемента запрета, второй вход которого соединен с выходом первого элемента ИЛИ, а выход . 40 с первым входом блока ключей, второй вход которого соединен с выходом реги" .стра памяти, а выход — с вторым входом регистра приема j1) .

Недостатком этого устройства явля» 45 ется то., что в нем производится коррекция двойных ошибок лишь в том

2 случае, когда местоположение одной из них известно. Если же ошибки вызваны двумя сбоями, то они не могут быть исправлены.

Наиболее близким техническим решением к предлагаемому является устройство для исправления ошибок, содержащее регистр приемных элементов, дешифратор, элемент ИЛИ, элемент фиксации окончании приема кодовой комбинации, элемент запрета, выходы .регистра приемных элементов соединены со входами дешифратора, выходы которого, соответствующие разрешенным комбинациям, соединены со входами элемента ИЛИ, выход элемента ИЛИ соединен с управляющим входом элемента

«апрета, информационный вход котороо соединен с выходом элемента фикса" ции окончания приема кодовой комбинации, группу элементов ИЛИ и группу элементов И, причем выход элемента запрета соединен с первыми входами элементов И группы,:вход тактовых импульсов устройства соединен со вторыми входами элементов И группы; выходы дешифратора, соответствующие загрещенным комбинациям, соединены со входами элементов ИЛИ группы, выходы которых соединены с третьими входами соответствующих элементов И группы, выходы элементов И группы подключены ко входам регистра приемных элементов f2) .

Недостатком устройства являются

его узкие функциональные возможности, которые заключаются в том, что оно не позволяет корректировать двойные ошибки и формировать сигналы о . кратности ошибок.

Цель изобретения — расширение функциональных возможностей устройства за счет коррекции двойных ошибок и формирование сигналов о крат1 ности ошибок.

Поставленная цель достигается тем, что в устройство для исправления ошибок, содержащее трпггерный регистр, 1095183 го и четвертого элементов И, выход четвертого элемента И соединен со входом сдвига регистра сдвига, второй вход первого элемента И соединен с устано" вочным входом регистра сдвига и является входом запуска устройства.

На чертеже приведена структурная схема устройства для исправления ошибок.

В состав устройства для исправлению ошибок входят триггерный регистр 1, группа 2 сумматоров по модулю два, дешифратор 3, группа 4 элементов ИЛИ, первый, элемент ИЛИ 5, второй элемент ,ИЛИ б, первый и второй элементы ИЛИ-НЕ

7 и 8, третий и четвертый элементы

И 9 и 10 группа 11 элементов И, регистр 12 сдвига, элемент НЕ 13, вход 14 сдвига регистра 12 сдвига ин- формационные входы 15 устройства, информационные выходы 16 устройства, выход 17 исправности устройства, выход t8 одиночной ошибки устройства, выход 19 двойной ошибки устройства, вход 20 запуска устройства, первый и второй элементы И 21 и 22, третий элемент ИЛИ 23, первый и второй элементы задержки 24 и 25.

Устройство работает следующим образом.

В исходном состоянии регистр 1 и регистр 12 сдвига обнулены. На информационные входы 15 устройства поступает декодируемое слово и записывается в регистр 1. Далее предполагается, что поступившее л закодировано с помощью избыточного кода, позволяющего исправлять двойные ошибки (т.е. кодовое расстояние не меньше пяти). После приема слова в регистр 1 на вход 20 запуска устройства подается единичный импульс, свидетельствующий о начале декодирования слова. По этому сигналу производится обнуление регистра 12 сдвига и при наличии ошибок их исправление.

Процесс функционирования устрой ства при трех различных ситуациях которые могут возникнуть при декодировании слова, следующий.

20 дешифратор, первый элемент ИЛИ, группу элементов И, группу элементов ИЛИ, причем информационные входы триггерного регистра являются информационными входами устройства, выходы 5 дешифратора, соответствующие разрешенным комбинациям, соединены со входами первого элемента ИЛИ, выходы дешифратора, соответствующие запрещенным комбинациям с одиночной .ошибкой !О в i-м разряде соединены со входами

1 .i-го элемента ИЛИ группы, выход которого соединен с первым входом

i-го элемента И группы, выход которого соединен со счетным входом i-ro l5 разряда триггерного регистра, вторые входы всех элементов И группы объединены, введены регистр сдвига, вто- . рой и третий элементы ИЛИ, два элемента ИЛИ-НЕ, четыре элемента И,. элемент НЕ, два элемента задержки и группа сумматоров по модулю два, причем выходы регистра соединены с первыми входами соответствующих сумматоров по модулю два группы, выходы сумматоров по модулю два группы соединены со сходами дешифратора и являются информационными входами устройства, выходы элементов ИЛИ

4 группы соединены со входами вторОго 30 элемента ИЛИ, выход которого соединен с первым входом первого элемента

ИЛИ-НЕ и является выходом одиночной ошибки устройства, выход первого элемента ИЛИ является выходом исправ- щ5 ности устройства и соединен со вторым входом первого элемента ИЛИ-НЕ и входом элемента НЕ, выход которого соединен с первыми входами первого и второго элементов И, выходы которых 4О соединены со входами третьего элемента

ИЛИ, выход которого через первый эле мент задержки соединен со вторым входом первого элемента И группы,и входом второго элемента задержки, выход 45 которого соединен со вторым входом, второго элемента И,. выходы регистра сдвига соединены со вторыми входами сумматоров по модулю два группы и входами второго элемента ИЛИ-НЕ, выход5О которого соединен с первым входом третьего элемента И, выход которого соединен с единичным входом младшего разряда регистра сдвига, первый вход . четвертого элемента И соединен с

55 выходом второго элемента задержки, выход первого элемента ИЛИ-НЕ является выходом двойной ошибки устройства и соединен со вторыми входами третьеЕсли в принятом слове нет ошибок, то записанное в регистр 1 слово без изменений через сумматоры 2 по модулю два группы поступает на входы дешифратора 3. На одном из выходов дешифратора, которые соединены со входами элемента ИЛИ 5, имеется единичный уровень. Этот единичный сигнал

S 10951 поступает на выход 17 исправности устройства и свидетельствует о том, что с информационных выходов

16 устройства можно считывать декодированное слово. Одновременно этот сигнал поступает на вход элемента

НЕ 13. 3а счет этого элементы И 21 и 22 закрыты. На выходах 18 и 19 устft II ройства в этой ситуации код О

Если в принятом слове одна ошибка, 10 то слово также из регистра 1 без изменений через сумматоры 2 ло модулю два группы поступает на входы дешифратора 3. На одном из выходов дешифратора 3, соединенном с соответствую-!1 щим элементом ИЛИ 4 группы, появляется единичный сигнал. Этот сигнал поступает на соответствующий элемент

И 11 группы и через элемент ИЛИ 6 на выход 18 одиночной ошибки устрой- 20 ства, свидетельствуя о наличии одиночной ошибки. На выходах 17 и 19 при этом код "О". Единичный сигнал с входа 20 запуска устройства поступает на второй вход элемента И 21 25 и открывает его, так как с выхода элемента НЕ 13 поступает код "1", Единичный сигнал через элемент ИЛИ 23 и элемент задержки 24 открывает один из элементов И 11 группы, соответсэвуЗО ющий разряду, принятому с искажением, и в регистре 1 производится исправление искаженного разряда путем инвертирования за счет подачи сигнала на счетный вход триггера. На одном из выходов дешифратора 3, соединенном со входами элемента ИЛИ 5, появляется единичный уровень, который выдается на выход 17 устройства, свидетельствуя об окончании декодирования слова. Од-4!! новременно на выходе элемента НЕ 13 появляется код "0", который закрывает элементы И 21 и 22. Декодированное слово выдается на выход 16 устройства, 45

Если в принятом слове две ошибки, то ни на одном выходе дешифратора 3 не будет единичного сигнала. На выходах элементов ИЛИ 4 группы элемента

ИЛИ, 5 и элемента ИЛИ 6 код "О". На выходе элемента ИЛИ-НЕ 7, и следовательно, на выходе 19 устройства код который свидетельствует о наличии двойной ошибки. Регистр 12 сдвига предварительно обнулен сигналом со входа 20 запуска устройства.

Поэтому на выходе элемента ИЛИ-НЕ,8 код "1" и единичный уровень с выхода

83 элемента ИЛИ-НЕ 7 открывает элемент

И 9 и производится запись единицы в младший разряд регистра сдвига 12.

Рассмотрим два случая: одна. из ошибок возниклн в младшем разряде принятого слова; в младшем разряде принятого слова нет ошибок. Младшие разряды принятого слова располагаются в разрядах регистра 1, показанных справа.

В первом случае появление "1" на выходе младшего разряда регистра 12 сдвига приводит к тому, что младший искаженный разряд принятого слова с помощью соответствующего сумматора

2 по модулю два инвертируется. При этом на выходе сумматоров 2 по моду лю два группы появляется слово, содержащее всего лишь одну ошибку. Поэтому на соответствующем выходе дешифраторов 3 появляется код "1", который поступает на вход одного из элементов

ИЛИ 4 группы с появлением кода "1" на выходе первого элемента 24 задерж-. ки открывается один из элементов И 11 ,группы, и вторая ошибка исправляется.

На одном из выходов дешифратора 3, соединенном со входами элемента

ИЛИ 5, появляется единичный сигнал, который проходит на выход элемента

ИЛИ 5 и свидетельствует аб оконча- нии декодирования принятого слова.

Одновременно код "0" с выхода элемента НЕ 13 поступает на первые входы элементов И 21 и 22 и закрывает их.

Кроме того, код "0" с выхода элемента ИЛИ-НЕ 7 поступает на вход элемента И !О и запрещает прохождение единичного сигнала с выхода второго элемента 25 задержки в шину сдвига регистра 12 сдвига. Исправленное слово выдается на .выход 16 устройства. При этом младший разряд слова, корректируется sa счет наличия "1" в младшем разряде регистра 12 сдвига, а другой искаженный разряд проинвертирован за счет подачи кода "1" на соответствующий триггер регистра 1.

Когда при двойной ошибке в младшем разряде принятого слова нет ошибки, то появление "1" в младшем разряде регистра 12 не приводит к появлению на выходе сумматоров 2 по модулю два группы слова, которое имеет один искаженный разряд, Следовательно, на всех выходах дешифратора 3 код "О".

Единичный сигнал с выхода элемента

ИЛИ-НЕ 7 разрешает прохождение кода "1" с выхода второго элемента

25 задержки через элемент И 10. По

1095183

О

ВНИИЛИ Зааав 3599 31 Татаа 699 Поааианое

Филиал ППП "Патент ° г. Уагород, ул.Проехтная,4 этому сигналу производится сдвиг на один разряд влево содержимого регист,ра 12. Поскольку на выходе элемента

ИЛИ-НЕ 8 код "0", то элемент И 9 закрыт. Следовательно, в регистре 12 5 код 1" будет только во втором разряде.

Если одна из ошибок в принятом слове возникает во втором разряде, то с появлением "1" в соответствующем разряде регистра 12 на выходе сумматоров 2 по модулю два группы появляется слово, содержащее одиночную ошибку. Коррекция одиночной ошибки производится как и в предыдуI щем случае. Отличие заключается лишь в том, что единичный сигнал на выходе первого элемента 24 задержки появляется за счет цепи обратной связи через открытый элемент И 22. Если ошибки содержатся не в первом и втором разрядах, а в старших, то за счет подачи на первый вход элемента И 10 соответствующего количества единичных сигналов производится сдвиг "!" в регистре 12 на требуемое число разрядов. Исправленное слово поступает на выход 16 устройства, при этом на выходе 17 устройства код "1", свидетельствующий об окончании декоди- рования слова.

Таким образом, предлагаемое устройство позволяет корректировать двойные ошибки в принятых словах, а также формировать сигналы о кратности ошибок.