Преобразователь двоичного кода в двоично-десятичный код

 

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД, содержащий двоичный сумматор, первые входы которого соединены со входами преобразователя , кроме входа младшего разряда, который является выходом младшего разряда преобразователя, отличающийся тем, что, с целью повьшения быстродействия преобразователя, ев него введен блок коррекции, содержащий группу дешифраторов десятков и группу элементов ИЛИ, причем входы дешифраторов десятков соединены со входами блока коррекции в соответствии с весами разрядов, выходы элементов ИЛИ группы соединены с выходами блока коррекции , выход i-го ( i 1-9) дешифратора десятков группы соединены со входами х( ) элементов ИЛИ группы, для которых ( j-е разряды двоичного кода числа 6 имеют единичные значения, выход k -го дешифратора десятков группы ( k 10-99) соединен со входами 6-х элементов ИЛИ группы (t 1 ), для которых

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

PECfIVEËÈН.„Я0„„1097995 заев G 06 F 5/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (ЛНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 1) 3486976/ 18-24 (22) 26.08.82 (46) 15.06.84. Бюл. Ф 22 (72) С.А. Редчин (53) 68 1.325(088.8) (56) 1. Авторское свидетельство СССР

N - 830371, кл. С 06 F 5/02, 1981.

2. Патент США Р 3614403, кл. 235-155, опублик. 197 1 (прото- тип). (54) (57) ПРЕОБРАЗОВАТЕПЬ ДВОИЧНОГО

КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД, содержащий двоичный сумматор, первые входы.которого соединены со входами преобразователя, кроме входа младшего разряда, который является выходом младшего разряда преобразователя, отличающийся тем, что, с целью повышения быстродействия преобразователя,;в него введен блок коррекции, содержащий группу дешифраторов десятков и группу элементов

ИЛИ, причем входы дешифраторов десятков соединены со входами блока коррекции в соответствии с весами разрядов, выходы элементов ИЛИ группы соединены с выходами блока коррекции, выход l-го (1 = 1-9) дешифратора десятков группы соединены со входами j-õ (j = 1 — 5) элементов ИЛИ группы, для которых (j --e разряды двоичного кода числа 6 i имеют единичные значения, выход

К -ro дешифратора десятков группы (k = 10-99) соединен со входами

0-х элементов ИЛИ группы (t = 1 -10) для которых (0 -е разряды двоичного кода числа 6 K + 96tn имеют единичные значения, где в — значение старшего десятичного разряда числа

k, входы блока коррекции соединены со всеми входами преобразователя, кроме входа младшего разряда, а выходы блока коррекции соединены со вторыми входами двоичного сумматора, выходы которого являются выходами преобразователя.

1 1097995 2

Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования кодов чисел в вычислительных системах.

Известен преобразователь двоич5 ного кода в десятичный, содержащий регистр двоичного числа, шифраторы двоичных эквивалентов, сумматоры, блоки выделения старшей единицы, группы элементов И, группы элементов ИЛИ, выходные регистры f 11.

Недостатком этого преобразователя является низкое быстродействие, так как в нем осуществляется покаскадное преобразование двоичного числа, при этом в каждом каскаде преобразования для сотен, десятков и единиц используются операции суммирования, выделения старшей единицы и определения остатка. Такая каскадность преобразования приводит к значительной потере времени и довольно сильно снижает быстродействие преобразователя.

Наиболее близким к предлагаемому по технической сущности является преобразователь двоичного кода в дво ично-десятичный код, содержащий двоичный сумматор, входы которого под— ключены ко входам преобразователя, выходы двоичного сумматора подключены ко входам блоков сокращения числа, выходы которых соединены с блоками вычитания и с двоично-десятичными сумматорами данного десятичного разряда, выходы блоков вычитания подключены ко входам двоично-десятич ного сумматора данного десятичного разряда и ко входам блока сокращения последующего старшего десятичного разряда, выходы двоично-десятичных сумматоров подключены к выходам преобразователя (2).

В известном преобразователе двоичного кода в двоично-десятичный код используется комбинационная (статическая) схема. Для каждого десятичного разряда предусмотрен отдельный каскад преобразования. Каждый каскад преобразователя содержит блок сокращения числа, в котором производится сокращение суммы, получаемой в двоичном сумматоре, до величины не больше, чем заданная (Ч) (в известном преобразователе V = 29), блок вычитания из выходной величины блока сокращения числа, кратного

10, с тем, чтобы получить величину между 0 и 9.

1О !

Недостаток этого преобразователя заключается в том, что в нем сначала осуществляется прием и суммирование весовых величин двоичного числа в двоичном сумматоре, затем последовательно для каждого десятичного разряда производится сокращение суммы до величины не большей, чем заданная (V) вычитание из этой величины чисел, кратных 10, с последующим переносом сигналов переноса в последующий старший десятичный раз— ряд. Каскадность преобразования и наличие цепей переноса как между блоками внутри каскадов, так и между каскадами приводит к увеличению времени преобразования и к снижению быстродействия преобразователя.

Целью изобретения является повышение быстродействия преобразователя.

Поставленная цель достигается тем, что в преобразователь двоичного кода в двоично-десятичный код, содержащий двоичный сумматор, первые входы которого соединены со вхоДами преобразователя, кроме входа младшего разряда, который является выходом младшего разряда преобразователя, введен блок коррекции, содержащий группу дешифраторов десятков и группу элементов ИЛИ, причем входы дешифраторов десятков соединены со входами блока коррекции в соответствии с весами разрядов, выходы элементов ИЛИ группы соединены с выходами блока коррекции, выход i-ro (1 =1 — 9) дешифратора десятков группы соединен с входами 1-х (1 = 1 — 5) элементов ИЛИ группы, для которых (j-e разряды двоичного кода числа 6 1 имеют единичные значения, выход K -го дешифратора десятков группы (K = 10-99) соединен со входами Il-x элементов ИЛИ группы (e = 1- 10), для которых (e -е) разряды двоичного кода числа 6К + 96 имеют единичные значения, где rn— значение старшего десятичного разряда числа К, входы блока коррекции соединены со всеми входами преобразователя, кроме входа младшего разряда, а выходы блока коррекции соединены со вторыми входами двоичного сумматора, выходы которого являются выходами преобразователя, На чертеже представлен восьмираЫрядный преобразователь двоичного кода в двоично-десятичный, блок-схема.

3 10979

Преобразователь двоичного кода в двоично-десятичный код содержит двоичный сумматор 1, содержащий последовательно соединенные одноразрядные комбинационные сумматоры 2„-2, причем сумматоры 21, 28 — двухвходов вые, а сумматоры 2 — 2 трехвходовые, первые входы сумматоров 2„- 2-, подключены ко всем входам 3 преобразователя, кроме входа младшего разряда. "2О", блок коррекции 4, входы 5 которого подключены ко всем входам 3 преобразователя,.кроме входа младшего разряда "2О", а выходы

6 блока коррекции 4 подключены ко вторым входам сумматоров 2>- 2 и к цервому входу сумматора 28-. Одноразрядные сумматоры 2„- 2 связаны цепями переноса. Перенос "единицы" иэ предццущего в последующий старший разряд осуществляется следующим образом.

С выхода переноса сумматора 21 на третий вход сумматора 22, с выхода переноса сумматора 22 на третий вход сумматора 23 и т.д. до 2, с выхода переноса сумматора 2 на второй вход сумматора 28.

Выходы сумматоров 21, 2, 2з вместе с выходом младшего разряда "2 образуют выходы разрядов двоично-десятичного кода единиц преобразуемого числа, причем выход сумматора 2, является выходом разряда "2" ", выход сумматора 22 является выходом разряда "22", выход сумматора 2> являетСя М выходом разряда "2З". Выходы сумматоров 24, 2, 26 2 образуют выходы разрядов двоично-десятичного кода десятков преобразуемого числа, причем выход сумматора 24 является выходом 40 разряда "2 ", выход сумматора 2 является выходом разряда "2"", выход сумматора 2 является выходом разряда

"22", выход сумматора 2- является выходом разряда "2З". Вйход суммато- 5 ра 2е и выход переноса сумматора 2а образуют выходы разрядов двоично-десятичного кода сотен преобразуемого числа, причем выход сумматора 28 является выходом разряда "2 ", выход переноса сумматора 2 является выходом разряда "2"" ° Выходы единиц, десятков и сотен двоично-десятичного числа сумматора 1 вместе с выходом младшего разряда "2 " являются од- SS новременно и выходами преобразователя

9 двоичного кода в двоично-десятичный код. Блок коррекции 4 содержит

95 4 группу 7 дешифраторов десятков

71 725 входам 5 блока коррекции 4, выходы дешифраторов десятков 7„ — 72 подключены ко входам элементов ИЛЙ группы

8 в соответствии с единичными разря- дами корректирующего числа, а именно: дешифратор второго десятка 7 подключен ко входам элементов ИЛИ 81 и 82, дешифратор третьего десятка

72 подключен ко входам элементов или 82 и 8» дешифратор четвертого десятка 7> подключен ко входам .элементов ИЛИ 8„ и 8, дешифратор пятого десятка 74 подключен ко входам элементов ИЛИ 8 и 8, дешифратор шестого десятка 7 подключен ко входам элементов ИЛИ 81. 82 ° 8 и 8

3 4 и т.д. Дешифратор двадцать пятого десятка 724 подключен ко входам элементов ИЛИ 84. 86 88. де фратор двадцать шестого десятка 72 подклю" чен ко входам элементов ИЛИ 81, 82

84, 8 и 8» выходы элементов ИЛИ группы 8 подключены к выходам 6 блока коррекции 4.

Работа преобразователя основана на принципе сложения двух чисел, выраженных в двоичном коде, в двоичном сумматоре.

Проанализируем числа, выраженные в двоичном и двоично-десятичном кодах.

Возьмем число 10.

10 01010 — 1 00002

Если теперь иэ этого числа, выраженного в двоично-десятичном коде, но записанного в виде двоичного кода, вычесть то же самое число, выраженное в двоичном коде, то получим

100002

Число 001102 6 о является дополнением к числу 010102, чтобы, просуммировав Hz получить ttHctIO 10000 являющееся двоичной записью двоичнодесятичного числа. Нетрудно убедиться, что любое число, большее О, но меньшее 100, выраженное в двоичном коде, можно дополнить до числа, выраженного в двоично-десятичном коде, если воспользоваться формулой

А = 6(Х-1), где А — корректирующее число;

S 10

Х вЂ” порядковый номер десятка числа;

6 = 27 + 2 " = 01 10., — констан1О

/ та.

Возьмем, например, число 95.951 =

=01011111

А = 6(10-1) = 54., =00110110

97995 а рядного сумма тора 2 поступает двоичный разряд "27", на первый вход одноразрядного сумматора 2> поступает двоичный разряд "2 " н т.д., на первый вход одноразрядного сумматора

2 поступает двоичный разряд "2 ".

Двоичный разряд "2 " поступает на выходы 9 преобразователя беэ обработСложим два двоичных числа.

010111112

001101102

100101012

1О

Или, если представить в виде двоично-десятичного числа, то

1001 0101 „= 95„„

Для чисел от 100 до 999 корректирующее число рассчитывается по формуле

20

30

Для этого числа корректирующим числом будет

А = 6 (26-1) + 96 (3-1) = 342

1010101 107

Сложим два этих числа

011111111

101010110»

100 1010 1017

Представим сумму в виде двоичнодесятичного числа

0010 0101 0101 710= 255. °

Преобразователь работает следующим образом.

На входы 3 преобразователя поступает параллельный двоичный код. Первые входы двоичного сумматора 1 подключены ко входам 3 преобразователя, причем на первый вход одноразрядного сумматора 21 поступает двоичный разряд "2 ", на первый вход однорази 1и

45

А = 6(Х-1) + 96(У-1), где У вЂ” порядковый номер сотни числа

96„= 26 + 2 5 = 01100000 — кон2 станта.

Для чисел от 1000 до 9999 корректирующее число рассчитывается по формуле

А = б(Х- 1) + 96(У-1) + 1536(Z-1), где Z — порядковый номер тысячи числа;

1536 о = 2 "0 + 2 = 0110000000002константа.

Например, возьмем максимальное число, которое может быть представлено в восьмиразрядном двоичном коде. Оно равно:

11.1111117 = 2551о ки, так как на результат преобразования он не влияет. На входы дешифpaTopoB aecRTKoB 71 — 725 подключенных ко входам 5 блока коррекции

4, поступают все разряды преобразуемого двоичного числа, кроме разряда "2 ", так как при выделении дополнительного числа этот разряд не используется. Дешифраторы десятков

7„ — 7 дешифрируют двоичный код преобразуемого числа, причем сигнал на выходе дешифратора 7 вырабатывается в том случае, если на вход блока коррекции 4 поступают числа: 10, 12, 14, 16, 18. Сигнал на выходе дешифратора 7 вырабатывается в том слу2 чае, если на вход блока 4 поступают числа: 20, 22, 24, 26, 28 и т.д.

Сигнал на выходе дешифратора 72. вырабатывается в том случае, если на вход блока коррекции 4 поступают числа: 250, 252, 254 (см. таблицу).

Корректирующее число вырабатывается с помощью дешифраторов десятков 7„ — 7 и элементов ИЛИ 8 — 8в.

Выходы дешйфраторов десятков 7 подключены ко входам элементов ИЛИ

8 „- 88 в соответствии с единичными разрядами корректирующего числа. Таким образом на выходах элементов

ИЛИ 8„ и 87 вырабатывается число в двоичном коде 2 " + 2 7 = 6 для чисел, находящихся в пределах от 10 до 19. На выходах элементов ИЛИ 8 и 8 > вырабатывается корректирующее число в двоичном коде 2 7 + 2 > = 12 для чисел, находящихся в пределах от 20 до 29, и т.д. На выходах элементов ИЛИ 81, 82, 84, 86, 88 выр батывается корректирующее число в двоичном кор е 2" + 22 + 24 + 26+ 28=

= 342 для чисел, находящихся в пределах от 250 до 255 (см. таблицу) °

С выходов б блока коррекции 4 число в двоичном коде поступает на вторые входы одноразрядных сумматоров

2 „ — 2 и на первый вход одноразрядного сумматора 2, причем на второй вход одноразрядного сумматора

2 1 поступает весовая битовая величи1 на 2, на второй вход одноразрядно1097995 количество разрядов преобразуемого двоичного кода количество каскадов преобразования количество двоичных сумматоров

50 нс количество разрядов преобразуемого дво ичного кода количество каскадов преобразования количество двоичных сумматоров

Менее

25 нс.

011111111

7 го сумматора 22 поступает весовая битовая величина 2 и т.д. до 27

На первый вход одноразрядного сумматора 2 поступает весовая битовая величина 2 . Двоичный сумматор 1 сум- 5 мирует два числа в двоичном коде.

При наличии на входах одноразрядных сумматоров 2 „ — 2> двух или трех

"единиц" осуществляется перенос .с помощью цепей переноса. Результат 10 суммирования поступает на выходы 9 преобразователя в виде единиц, десятков и сотен двоично-десятичного числа.

Возьмем для примера максимальное число, которое может быть преобразовано преобразователем восьмиразрядного двоичного кода в двоично-десятичный код. Это число равно 255.

255„0 = 111111112 = 2 + 2 + 2 +

+ 2Ф+ 23+ 22+ 21+ 2о

Двоичный код числа поступает на входы 3 преобразователя. Двоичный разряд "2 " поступает на выходы 9

0 » преобразователя без обработки. Двоичные разряды "2"и — "2 " поступают на входы 5 блока коррекции 4 и на первый вход сумматора 1. Дешифратор десятка 72» вырабатывает сигнал, так как на входах 5 блока коррекции 4 поступило число 254. Корректирующее число, равное 342 „= 28 + 2 + 2 +

+ 22 + 2" (см. таблицу), вырабатывается с помощью дешифратора десятков 72, и элементов ИЛИ 81, 82, 84» 35

86» 8>. С выходов элементов ИПИ 8., 8, 8, 86» 88 единичные разряды корректирующего числа в двоичном коде поступают на вторые входы сумматора 1. Таким образом, на входы 40 сумматора 1 поступают два числа в о двоичном коде, которые суммируются.

В результате получается

100 101010 12

На выходы 9 преобразователя поступает двоично-десятичный код

0 "012- io 255 о

Число 255 — одно из нескольких чисел, имеющих наибольшее время преобразования и для предлагаемого 55 преобразователя, и для прототипа.

Базовый объект (2) имеет следующие характеристики: количество двоичнодесятичных сумматоров время преобразования (при использовании интегральных микросхем

ТТЛ-логика) Предлагаемый преобразователь имеет перед базовым объектом следующие преимущества: количество двоично-десятичных сумматоров (в качестве выходов двоично-десятичного преобразователя используются выходы двоичного сумматора);время преобразования (при использовании интегральных микросхем

ТТЛ-логики) Как в предлагаемом устройстве, так и в прототипе имеются однотипные элементы, например одноразрядные сумматоры, которые имеют одинаковое время задержки распространения сигнала. Примем время задержки распространения сигнала двухвходового одноразрядного сумматора равным 2, а время задержки распространения сигнала трехвходового одноразрядного сумматора равным з . В упомянутых преобразователях имеются также комбинационные схемы: в предлагаемом устройстве это блок. коррекции

4, содержащий дешифраторы десятков "

7„- 7 и элементы ИЛИ 8„- 88, в прототйпе - это комбинацйонные схемы на элементах И, ИЛИ, НЕ блока вычитания, которые имеют также при5 10 раза превосходит быстродействие прототипа. Каскадность .преобразования и наличие цепей переноса как между блоками внутри каскадов, так и между каскадами, затрудняет введение в прототип схем параллельного переноса, которые еще более усложняют структуру прототипа. Предлагаеиий преобразователь имеет всего одну последовательную цепь переносов между одноразрядными сумматорами

2.,- 2 . Это позволяет ввести одну последовательную цепь схем ного переноса, при этом действие предлагаемого вателя более чем в дв за выме быстродействия типа.

109799 блиэительно равное время срабатывания ввиду одинакового количества каскадое последовательно включенных элементов И, ИЛИ, НЕ. Примем это время равньи ь1, тогда можно выразить S максимальное время преобразования предлагаемого устройства Т„ в виде т --. +2Г +6т, 1 1 2 паксимальное время преобразования прототипа Т> можно выразить,в виде

1О

Т 2а1 + 5а + 11а з

Если сравнить время задержки распространения сигнала ь и. можно сделать вывод, что

2 13

O «, °

Таким. образом, быстродействие предлагаемого преобразователя в два

Корректирующее число (двоичный код) «»

2È 2ь 2 2в I

Корректирующее число

Преобраэуемое число

У десятка

2З

0-9

2 10-19

3 20-29

+ +

4 30-39

5 40-49

6 50-!59

7 60- 69

8 70-79

9 80-89

36

+ +

« +

48

7е

+ + + +

1а

+ + +

« +

711

+ + + + +

15 140-149

16 150-159

17 160-169

7„

180

186

+ — + + + » «+

192

71Ь

+ +

10 90-99 54

11 100-109 156

12 110«119 162

13 120-129 168

14 130-139 174 паралпельбыстронреобразоа рапротоДеаифратор, И

1097995

Корректирующее число

Дешифратор, Преобразуемое число

9 десятка

7 и

72т гг

7ге

Ф элемента ИЛИ

18 170-179 198

19 180-189 204

20 190-199 210

2 1 200-209 3 12

22 210-219 318

23 220-229 324

24 230-239 330

25 240-249 ЗЗЬ

26 250-255 342

12

Продолжение таблицы

Корректирующее число (двоична код)

1 (22 23 2 2 26 2 2

8, 82 83 8,, О, 86 8ч 8В

)097995 сол сги

Составитель И. Аршавский

Редактор Н. Горват Техред С.Иигунова Корректор Г. Решетник

Заказ 4207/40 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

133035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП - Патент", г. Ужгород, ул. Проектная, 4