Устройство для контроля цифровых узлов

 

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок ввода ,, первый регистр, второй регистр, коммутатор, блок сравнения, блок управления, блок индикации, блок формирования временных задержек, причем первая группа выходов блока ввода соединена с первой группой входов блока управления, с группой информационных входов первого регистра, с первой группой информационных входов коммутатора, с группой информационных входов блока формирования временных задержек, выход которого соединен с первым информационным входом второго регистра, второй информационный вход которого соединен с выходом блока сравнения, первая группа информационных входов которого соединена с группой выводов проверяемого узла, группа входов которого соединена с группой выходов коммутатора, группа управляющих входов которого соединена с первой группой выходов блока управления , вторая группа выходов которого соединена с группой управляющих входов первого регистра, группа выходов которого соединена с второй группой информационных входов коммутатора , третья группа выходов блока 5 управления соединена с группой управляющих входов блока формирования временных задержек, первый выход блока управления соединен с первым управляющим входом второго регистра, второй выход блока управления соединен с управляющим входом блока индикации вторая группа выходов блока ввода соединена с второй группой входов блока управления, отличающееся тем, что, с целью повышения достоверности контролй, в устройство введен блок анализа неисправностей , причем группа входов блока индикации соединена с группой выi ходов блока анализа вида неисправностей , группа информационных входов (Л которого,соединена с группой выходов с второго регистра, с третьей группой входов блока управления, выход блока сравнения соединен с управляющим входом блока анализа вида неисправностей , группа выходов первого регистра соединена с второй группой входов блока сравнения, четвертая .группа выходов блока управления соединена с группой управляющих входов блока ввода, третий выход блока управления соединен с вторым управляющим входом блока формирования временных задержек, с управляющим входом коммутатора, причем блок управления содержит два переключателя,, регистр, счетчик, элемент ИЛИ, двА дешифратора , триггер, элемент И, три селектора; , причем первая группа входов блока управления соединена с группой информационных входов регистра, первый вход второй группы входов блока соединен с первым входом элемента И, второй вход которого соединен с пер

„,SU„„1111171

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИН

Эа) G 06 F 11/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

nO jg J1AM ИЗОбРЕТЕНИЙ V ОТКРЫТИЙ (21) 353871 2/18-24 (22) 11.01.83 (46) 30.08.84. Бюл. ¹ 32 (72) В.И. Фомич и Н.Н. Кузьмин (53) 621.325(088.8) (56) 1. Авторское свидетельство СССР

¹ 643876, кл. G 06 F 11/00, 1977 .

2. Авторское свидетельство СССР

¹- 724073, кл. С 06 F 11/00, 1978 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЦИФРОВЫХ УЗЛОВ, содержащее блок ввода, первый регистр, второй регистр, коммутатор, блок сравнения, блок управления, блок индикации, блок формирования временных задержек, причем первая группа выходов блока ввода соединена с первой группой входов блока управления, с группой информационных входов первого регистра, с первой группой информационных входов коммутатора, с группой информационных входов блока формирования временных задержек, выход которого соединен с первым информационным входом второго регистра, второй информационный вход которого соединен с выходом блока сравнения, первая группа информационных входов которого соединена с группой выводов проверяемого узла, группа входов которого соединена с группой выходов коммутатора, группа управляющих входов которого соединена с первой группой выходов блока управления, вторая группа выходов которого соединена с группой управляющим входов первого регистра, группа выходов которого соединена с второй группой информационных входов коммутатора, третья группа выходов блока управления соединена с группой управляющих входов блока формирования временных задержек, первый выход блока управления соединен с первым управляющим входом второго регистра, второй выход блока управления соединен с управляющим входом блока индикации вторая группа выходов блока ввода соединена с второй группой входов блока управления, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности контролй, в устройство введен блок анализа неисправностей, причем группа входов бло ка индикации соединена с группой выходов блока анализа вида неисправностей, группа информационных входов которого соединена с группой выходов второго регистра, с третьей группой входов блока управления, выход блока сравнения соединен с управляющим

-входом блока анализа вида неисправностей, группа выходов первого регистра соединена с второй группой входов блока сравнения, четвертая .группа выходов блока управления соединена с группой управляющих входов блока ввода, третий выход блока управления соединен с вторым управляющим входом блока формирования временных задержек, с управляющим входом коммутатора, причем блок управления содержит два переключателя, регистр, счетчик, элемент ИЛИ, два дешифратора, триггер, элемент И, три селектора:, причем первая группа входов блока управления соединена с группой информационных входов регистра, первый вход второй группы входов блока соединен с первым входом элемента И, второй вход которого соединен с пер1111 вым выходом первого дешифратора, выход элемента И соединен с управляющим входом регистра, группа выходов которого соединена с группой входов второго дешифратора, первый, второй и третий выходы которого соединены с управляющими входами соответственно первого, второго и третьего селекторов, второй вход второй группы вхо-. дов блока соединен со счетным входом счетчика, выходы которого соединены соответственно с входами второго дешифратора, выходы которого со второго по (n-1)-й соединены соответственно с информационными входами первого, второго и третьего селекторов, шина . нулевого потенциала блока соединена с входами первого и второго переключателей, выход первого переключателя соединен с единичным входом триггера, выход второго переключателя соединен с нулевым входом триггера и является первым выходом блока, и-й выход второго дешифратора соединен с вхоДом сброса счетчика, третья группа входов блока соединена с группой входов элемента ИЛИ, выход которого соединен с входом сброса триггера и является вторым выходом блока, третий выход блока соединен с четвертым выходом первого дешифратора, группы выходов первого, второго и третьего селекторов являются соответственно первой. второй и третьей группами выходов блока, прямой и инверсный выходы триггера являются соответственно первым и вторым выходами четвертой группы выходов блока.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок анализа вида неисправностей содержит тактовый генератор, группу элементов

И, группу элементов ИЛИ, причем выход тактового генератора соединен с nepl выми входами элементов И группы втоt рые входы которых соединены соответственно с группой информационных входов блока, вьмоды элемептов И групгы соединены соответственно с первыми входами элементов ИЛИ группы, вторые входы которых соединены с управляющим входом блока, выходы элементов

ИЛИ группы являются группой выходов блока.

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и диагностики типовых элементов замены радиоэлектронной аппаратуры. 5 . Известно устройство для кбнтроля цифровых узлов, содержащее блок ввода, блок памяти, коммутатор, блок сравнения, блок индикации, блок управления, дешифратор режимов 1„1). 10

Наиболее близким техническим решением к изобретению является устройство для тестового контроля логических блоков, содержащее блок ввода, регистр, коммутатор, схему сравнения, 15 блок управления, блок индикации и блок формирования временных задержек, причем выход блока ввода соединен с первыми входами регистра, коммутатора блока управления и блока формирования 20 временных задержек, вторые входы регистра, коммутатора и блока формирования временных задержек соединены соответственно с первым, вторым и третьим выходами блока управления, вход испытуемого блока соединен с вы. ходом коммутатора, третий вход .которого соединен с первым выходом регистра, второй выход которого соединен с первым входом схемы сравнения, а выход блока формирования временных задержек соединен с первым входом регистра контролируемых параметров, второй вход которого соединен с четвертым выходом блока управления, пятый и шестой выходы которого соединены соответственно с первым входом блока индикации и входом блока вво.да (2 1.

Однако это устройство обеспечивает недостаточное качество диагностирования, заключающееся в отсутствии возможности разделения информации об ошибках, обусловленных динамическими и статическими характеристиками испытуемого узла.

Целью изобретения является повышение достоверности контроля.

11111

3

Поставленная цель достигается тем, что в устройство для контроля цифровых узлов, содержащее блок ввода, первый регистр, второй регистр, коммутатор, блок сравнения, блок управления, блок индикации, блок формирования временных задержек, причем первая группа выходов блока ввода соединена с первой группой входов блока управления, с группой информационных входов первого регистра, с первой группой информационных входов коммутатора, с группой информационных входов блока формирования временных задержек, выход которого

15 соединен с первым информационным входом второго регистра, второй информа- ционный вход которого соединен с выходом блока сравнения, первая группа информационных входов которого соеди20 иена с группой выводов проверяемого узла, группа входов которого соединена с группой выхода коммутатора, группа управляющих входов которого соединена с первой группой выходов блока управления, вторая группа выводов которого соединена с группой управляющих входов первого регистра, группа выходов которого соединена с второй группой информационных входов коммутатора, третья группа выходов блока управления соединена с группой управляющих входов блока формирования временных задержек, первый выход блока управления соединен с первым управляющим входом второго регистра, второй выход блока управления соединен с управляющим входом блока индикации, вторая группа выходов блока ввода соединена с второй группой входов блока управления, введен блок анализа4О вида неисправностей, причем группа входов блока индикации соединена с группой выходов блока анализа вида неисправностей, группа информационных входов которого соединена с группой 45 выходов второго регистра, с третьей группой входов блока управления, выход блока сравнения соединен с управ. ляющим входом блока анализа вида неисправностей, группа выходов первого регистра соединена с второй группой входов блока сравнения, четвертая группа выходов блока управления соединена с группой управляющих входов блока ввода, третий выход блока управления соединен с вторым управляющим входом блока формирования временных задержек, с управляющим

71 4 входом коммутатора, причем блок управления содержит два переключателя, регистр, счетчик, элемент ИЛИ, два дешифратора, триггер, элемент И, три селектора, причем первая группа входов блока управления соединена с группой информационных входов регистра, первый вход второй группы входов блока соединен с первым входом элемента И, второй вход которого соединен с первым выходом первого, дешифра тора, выход элемента И соединен с управляющим входом регистра, группа выходов которого соединена с группой входов второго дешифратора, первый, второй и третий выходы которого соединены с управляющими входами соответственно первого, второго и третьего селекторов, второй вход второй группы входов блока соединен со счетным входом счетчика, выходы которого соединены соответственно с входа ми второго дешифратора, выходы которо. го со второго по (n-1)-ji соединены соответственно с информационными входами первого, второго и третьего селекторов, шина нулевого потенциала блока соединена,с входами первого и второго переключателей, выход первого переключателя соединен с единичным входом триггера, выход второго переключателя.соединен с нулевым входом триггера и является первым выходом блока, б-й выход второго дешифратора соединен с входом сброса счетчика, третья группа входов блока соединена с группой входов элемента ИЛИ, выход которого соединен с входом сброса триггера и является вторым выходом блока, третий выход блока соединен с четвертым выходом первого дешифратора. группы выходов первого, второго и третьего селекторов являются соответственно первой, второй и третьей груп. пами выходов блока, прямой и инверсный выходы триггера являются соответственно первым и вторым выходами четвертой группы выходов блока.

Кроме того, блок анализа вида неисправностей содержит тактовый генератор, группу элементов И, группу эле" ментов ИЛИ, причем выход тактового генератора соединен с первыми входами элементов И группы, вторые входы которых соединены соответственно с группой информационных входов блока, выходы элементов И группы соединены соответетвенно с первыми входами элементов ИЛИ группы, вторые входы котоS 1111 рых соединены с управляющим входом блока, выходы элементов ИПИ группы являются группой выходов блока.

На фиг.1 представлена блок-схема устройства; на фиг.2 — схема блока анализа вида неисправности; на фиг.3схема блока управления;,на фиг,4схема коммутатора; на фиг.5 - схема блока формирования временных задержек. 10

Устройство содержит блок 1 ввода, первый регистр 2, коммутатор 3, блок

4 сравнения, проверяемый узел 5 блок 6 управления, блок 7 индикации, второй регистр 8, блок 9 формирования 1у временных задержек, блок 10 анализа ,вида неисправности.

Блок 10 анализа вида неисправности содержит генератор 11, группу 12 элементов И, группу 13 элементов ИЛИ. 2О

Блок 6 управления содержит регистр

14 счетчик 15 элемент 16 ИЛИ, ttep вый дешифратор 17, второй дешифратор

18, триггер 19, селекторы 20 — 22, переключатели 23 и. 24, элемент 25 И, первый 26, второй .27, третий 28 и четвертый 29 выходы первого дешифратора.

Коммутатор 3 содержит регистры 3032, группу 33 элементов И, группу

34 переключателей.

Блок 9 формирования временных задержек содержит элемент 35 задержки, регистр 36, элемент 37 задержки, регистр 38, мультиплексоры 39 и 40.

Блок 1 ввода предназначен для

35 введения программ и команд управления, обеспечивающих требуемые статические и динамические режимы контроля °

Первый регистр 2 предназначен для хранения тестовой информации и выдачи ее в дискретной форме на входы коммутатора 3 и блока 4 сравнения.

Коммутатор 3 предназначен для

45 преобразования информации, поступающей с регистра 2 в аналоговую форму, и осуществляет подачу стимулирующих сигналов на входы проверяемого узла. 5

° Блок 4 сравнения предназначен для параллельного сравнения информации, поступающей на вход устройства с выводов испытуемого блока 5, с информацией регистра 2.

Блок 6 управления вырабатывает управляющие сигналы и синхронизирует работу всего устройства в зависимости от программы контроля и сигналов, 171 Ь поступающих с выхода регистра 8 контролируемых параметров.

Блок 7 индикации предназначен для индикации результатов контроля.

Второй регистр 8 предназначен для фиксации мгновенного значения информации на выходах блока 4 сравнения в момент прихода сигнала записи иэ блока 9 формирования временных задержек.

Блок 9 формирования временных за держек формирует сигналы записи информации в регистр 8 в соответствии с временной задержкой относительно момента подачи стимулирующих сигналов.

Блок 10 анализа вида неисправности . предназначен для разделения индикации ошибок, обусловленных динамическими характеристиками испытуемого блока, и ошибок статического функционирования.

Устройство работает следующим образом.

Программа контроля и команды управления считываются блоком 1 ввода и носителя информации.

Программа проверки разделена на подпрограммы, которые содержат информацию, задающую входы и выходы испытуемого блока 5, уровни стимулирующих сигналов н ожидаемые уровни ответной реакция по каждому контролируемому контакту, а также временные параметры для контроля динамических характеристик. В результате обработки подпрограммы в каждом разряде регистра 2 устанавливаются нулевые или единичные значения требуемых или ожидаемых сигналов. Эта информация передается в блок 4 сравнения и коммутатор 3.

По программе коммутатор 3 создает цепи передачи сигналов, формирует уровни стимулирующих сигналов и осуществляет по команде из блока 6 выдачу их на входы проверяемого узла 5.

Одновременно с командой выдачи стимулирующих сигналов в блоке 9 начинается формирование заданной задержки сигнала записи информации в регистр 8 контролируемых параметров.

В блоке 4 происходит сравнение информации, поступающей на вход устройства с выводов испытуемого блока, с информацией регистра 2, и в момент поступления сигнала записи на вход регистра 8 контролируемых параметров в нем фиксируются мгновенные эначе111 ния результатов сравнения на выходах схемы 4 сравнения.

Состояние регистра 8 анализируется блоком управления, и при обнаружении канала, дающего несовпадение, . процесс контроля останавливается.

При .остановке, если .в проверяемом узле 5 произошел отказ статического характера, на выходе блока 4 сравне ния постоянно присутствует. сигнал о несовпадении, который через один из элементов 13 HJIH блока 10 анализа вида неисправности включает соответ-. ствующий индикатор блока 7 индикации

Индикатор горит ровным светом.

Если обнаружен отказ, обусловленный только динамическими характеристиками исйытуемого блока, то на выходе схемы сравнения сигнал о несовпадении через некоторое время исчез1171 8 нет и останется лишь .зафиксированным во втором регистре 8. Выход регистра

8 через элемент 12 H блока анализа вида неисправности, стробируемого генератором 11 и элемент 13 ИЛИ включает соответствующий индикатор. В этом случае индикатор горит прерывистым светом с частотой мигания, равной частоте генератора 11, которая

10 поддерживается достаточно низкой для возможности визуального наблюдения миганий (0,5-2 Гц).

Таким образом, устройство дает

15 дополнительную информацию о характере отказа, которая используется для правильного выбора способа дальнейшего поиска и локализации неисправности, что повышает достоверность

20 контроля.

111117t

Оа мцхета сюа1нения

Фиг.g

1111171

1Риг. Я

1111171

Составитель Н. Topaaosa

Редактор М. Циткина Техред Т .Фанта Корректор И. )))ароши

Заказ 6312/40 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

133035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП. "Патент", r. Ужгород, ул. Проектная, 4