Запоминающее устройство с самоконтролем (его варианты)

 

1. Запоминающее устройство с самоконтролем, содержащее группы формирователей четности и формирователей контрольных разрядов по нечетному модулю, блоки сравнения, первый и второй преобразователи кодов, мультиплексор, регистр числа и накопитель , одни из входов которого соединены с входами формирователей контрольных разрядов по нечетному модулю первой группы и являются информационными входами устройства, вькоды фор- . мирователей четности первой группы и выходы формирователей контрольных разрядов по нечетному модулю первой группы соединены соответственно с другими входами накопителя, одни из выходов которого соединены с входами . формирователей контрольных разрядов по нечетному модулю второй группы и одними из информационных входов регистра числа, выходы которого являются информационными выходами устройства , одни из входов мультиплексора -соединены с выходами первого Яблока сравнения и одними из входов первого преобразователя кодов, другие входы мультиплексора соединены с выходами первого преобразователя кодов, другие входы которого соединены с выходами второго блока сравнения, одни из входов которого соединены с выходами формирователей контрольных разрядов по нечетному модулю второй группы, одни из входов первого блока сравнения соединены с выходами формиррвателей четности второй группы, другие входы блоков сравнения подключены соответственно к другим выходам накопителя-, отличающееся тем, что, с целью повыщения точности конт (Л роля и надежности устройства, в него введены дешифратор и элемент ИЛИ, входы которого соединены с выходами второго блока сравнения, а выход соединен с управляющим входом дешифратора , выходы которого соединены с управляющим входом регистра -числа и являются управляющими выходами устройства , информационные входы дешиф sl ратора соединены с выходами второго преобразователя кодов, входы котороVI го соединены с выходами первого блока сравнения, другие информационные ; входы регистра числа соединены с выходами первого блока сравнения, другие информационные входы регистра числа соединены с выходами мультиплексора , входы, формирователей четности первой и второй групп соединены соответственно с одними из входов и выходов накопителя. 2. Устройство по п.1, отличающее с я тем, что, в него введе

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) 01) (1) Q 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1

К ABTOPCHOMV. СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3527518/18-24 ,(22) 23.12.82 (46) 07. 10. 84. Бюл. !! 37 (72) Г.А.Бородин (71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт (53) 681.327.6(088.8) (56) 1. Патент CIIIA !! - 3573728, кл. 340 146. 1, опублик. 1971.

2. Авторское свидетельство СССР

У 907588, кл. G 1! С 29/00, 1980 (прототип). (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМО КОНТРОЛЕМ (ЕГО ВАРИАНТЫ). (57) 1. Запоминающее устройство с самоконтролем, содержащее группы формирователей четности и формирователей контрольных разрядов по нечетному модулю, блоки сравнения, первый и второй преобразователи кодов, мультиплексор, регистр числа и накопитель, одни из входов которого соединены с входами формирователей контрольных разрядов по нечетному модулю первой группы и являются информационными входами устройства, выходы формирователей четности первой группы и выходы формирователей контрольных разрядов по нечетному модулю первой группы соединены соответственно с дру-гими входами накопителя, одни из выходов которого соединены с входами, формирователей контрольных разрядов по нечетному . одулю второй группы и одними из информационных входов регистра числа, выходы которого являются информационными выходами устройства, одни из входов мультиплексора соединены с выходами первого блока сравнения и одними нэ входов первого преобразователя кодов, дру- гие входы мультиплексора соединены с выходами первого преобразователя кодов, другие входы которого соединены с выходами второго блока сравнения, одни из входов которого соединены с выходами формирователей контрольных разрядов по нечетному модулю второй группы, одни из входов первого блока сравнения соединены с выходами формирователей четности второй группы, другие входы блоков сравнения подключены соответственно к другим выходам накопи- теля; о т л и ч а ю щ е е с я тем, что, с целью повышения точности конт- Е роля и надежности устройства, в него введены дешифратор и элемент ИЛИ, входы которого соединены с выходами второго блока сравнения, а выход соединен с управляющим входом дешифрато- . ра, выходы которого соединены с управляющим входом регистра числа и являются управляющими выходами устройства, информационные входы дешифратора соединены с выходами второго преобразователя кодов, входы которого соединены с выходами первого блока сравнения, другие информационные; входы регистра числа соединены с выходами первого блока сравнения, другие информационные входы регистра числа соединены с выходами мультиплек а сора, входы, формирователей четности первой и второй групп соединены соответственно с одними из входов и выходов накопителя.

2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что, в него введе1117714 ны элементы И, первые входы которых соединены с выходом элемента ИЛИ, вторые входы — с выходами второго преобразователя кодов, а выходы соединены с дополнительными входами мультиплексора.

3. Запоминающее устройство с самоконтролем, содержащее группы формирователей четности и формирователей контрольных разрядов по нечетному модулю, блоки сравнения, первый и второй преобразователи кодов, мультиплексор, регистр числа и. накопитель, одни из входов которого соединены с входами формирователей контрольныхразрядов по нечетному модулю первой группы и являются информационными входами устройства, выходы формирова. телей четности первой группы и выходы формирователей контрольных разрядов по нечетному модулю первой группы соединены соответственно с другими входами накопителя, одни из выходов которого соединены с .входами формирователей контрольных разрядов по нечетному модулю второй группы и одними из информационных входов регистра числа, выходы которого являются информационными выходами устройства, одни из входов мультиплексора соединены с выходами первого блока сравнения и одними из входов первого преобразователя кодов, другие входы — с выходами первого преобразователя кодов, одни из входов которого- соединены с выходами второго блока сравнения, одни из входов которого соединены с выходами формирователей контрольных разрядов по нечетному модулю второй группы, одни из входов первого блока сравнения соединены с выходами формирователей четности второй группы, другие входы блоков сравнения подключены соответственно к другим выходам

-накопителя, о т л и ч а ю щ е е с я

Изобретение относится к вычисли-, тельной технике, а именно к запоминающим устройствам со средствами повышения надежности на основе истем, что, .с целью повьппения, контро ля и надежности устройства, в него введены коммутатор, дешифратор и элемент ИЛИ, входы; которого соеди,нены с .выходами второго блока сравнения, а выход соединен с управляющим входом дешифратора, выходы которого соединены с управляющим входом регистра числа и являются управляющими выходами устройства, информационные входы дешифратора соединены с одними из выходов второго преобразователя кодов, входы которого соединены с одними из входов коммутатора и выходами первого блока сравнения, другие входы коммутатора соединены с другими выходами второго преобразователя кодов, а выходы коммутатора соединены с другими входами первого преобразователя кодов, выходы мультиплексора соединены с другими информационными входами регистра числа, входы формирователей четности .первой и второй групп соединены соответственно с одними из входов и выходов накопителя.

4. Устройство по п.З, о т л ич а ю щ е е с я тем, что, в него введены элементы И, входы которых соединены с выходами первого блока сравнения, а выходы — с дополнительными входами мультицлексора и дополнительными управляющими входами коммутатора и дешифратора.

5. Устройство по пп;1-4 о т л ич а ю щ е е с я тем, что, в нем вы-. ходы формирователей четности первой и второй групп соединены соответственно с. дополнительными входами формирователей контрольных разрядов по нечетному модулю первой и второй групп, а один из выходов первого йреобразователя кодов является дополнительным управляющим выходом устройства. пользования избыточного кодирования,и ,может быть использовано для повьппения надежности хранения информации при небольшом количестве избыточных разрядов.

3 11177

Известно запоминающее устройство (ЗУ) с коррекцией наиболее вероятных ошибок и обнаружением ошибок другой кратности, содЕржащее .блок памяти с подключенными к нему средствами контроля с использованием кода

Хаммма га (1) .

Однако в случае использования многоразрядных блоков памяти велика вероятность возникновения многократных ошибок при отказе блока памяти, вследствие чего устройство имеет низкую надежность из-за пропуска

1 большого количества ошибок.

Наиболее близким к изобретению является запоминающее устройство с самоконтролем, содержащее накопитель, входы которого подключены к выходам первого блока формирования контрольных разрядов и первого форми- рователя контрольных разрядов четности, вход которого соединен с выходом первого преобразователя кодов, а выходы накопителя подключены к входам второго блока формирования контрольных разрядов и второго преобразователя кодов и. одним из входов первого и второго блоков сравнения, выходы которых через третий преобразователь кодов соединены с регистрирующим блоком, причем выход второго преобразователя кодов через второй формирователь контрольных разрядов четности: подключен к другому входу второго блока сравнения..В устройстве производится обнаружение многоразрядных модульных ошибок и имеется возможность указать номер. отказавшего модуля памяти(2) .

Однако в известном устройстве

40 невозможно исправление ошибок, что снижает надежность устройства, так как введение контрольных разрядов без исправления ошибок снижает надежность за счет введения дополнительных контрольных разрядов и дополни45 тельной аппаратуры, хотя и повышается достоверность хранения информации.

Кроме того, в известном устройстве для наиболее эффективного ис- 50 пользования корректирующей способности корректирующего кода необходимо использовать модули с разрядностью 7 бит. Однако на практике нет микросхем с такой разрядностью, -а . 55 имеются микросхемы с разрядностью

4 н 8 бит. Дпя построения 7-разрядных модулей необходимы дополнительные

14 4 конструктивные усложнения, либо необходимо использовать только 4-разрядные микросхемы, что сказывается на эффективности устройства.

Целью изобретения является повышение точности контроля и надежности устройства.

Поставленная цель достигается тем, что согласно первому варианту в запоминающее устройство с самоконтролем, содержащее группы формирователей четности и формирователей контрольных разрядов по нечетному модулю, блоки сравнения, первый и второй преобразователи кодов, мультиплексор, регистр числа и накопитель, одни из входов которого соединены с входами формирователей контрольных разрядов по нечетному модулю первой группы ы являются информационными входами устройства, выходы формирователей четности первой группы и выходы формирователей контрольных разрядов по нечетному модулю йервой группы соединены соответственно с другими входами накопителя, одни из выходов которого соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы и .одними из информационных входов регистра числа, выходы которого являются информационными выходами устройства, одни из входов мультиплексора соединены с выходами первого блока сравнения и одними из входов первого преобразователя ко- дов, другие входы мультиплексора соединены с выходами первого преобразователя кодов, другие входы которого соединены с выходами второго блока сравнения, одни иэ входов которого соединены с выходами формирователей контрольных разрядов по нечетному модулю второй группы, одни из входов первого блока сравнения соединены с выходами формирователей четности второй группы, другие входы блоков сравнения подключены соответственно к другим выходам накопителя, введены дешифратор и элемент ИПИ, входы которого соединены с выходами второго блока сравнения, а выход соедине с управляющим входом дешифратора, выходы которого соединены с управляющим входом регистра числа и являются управляющими выходами устройства, информационные входы дешифратора соединены с выходами второго преобразователя кодов, входы которого

111771

° соединены с выходами первого блока сравнения, другие информационные входы регистра числа соединены с выходами мультиплексора, входы формирователей четности первой и второй групп соединены соответственно с од. ними из входов и выходов накопителя.

Кроме того, в устройство введены элементы И, первые входы которых соединены с выходом элемента ИЛИ, вто- 1О рые входы — с выходами второго преобразователя кодов, а выходы соеди-, нены с дополнительными входами мультиплексора.

Согласно второму варианту в запоминающее устройство с самоконтролем, содержащее группы формирователей чет ности и формирователей контрольных разрядов по, нечетному модулю, блоки

Сравнения, первый и второй преобразователи кодов, мультиплексор, регистр числа и накопитель, одни из входов которого соединен с входами формирователей контрольных разрядов по нечетному модулю первой группы и являются информационными входами устройства, выходы формирователей четности первой группы и выходы формирователей контрольных разрядов по нечетному модулю первой группы соеди30 нены соответственно с другими входами накопителя, одни из выходов которого соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы и одними из ин- З5 формационных входов регистра числа, выходы которого являются информационными выходами устройства, одни иэ входов мультиплексора соединены с выходами первого блока сравнения и одними из входов первого преобразователя кодов, другие входы — с выходами первого преобразователя кодов, одни из входов которого соединены с выходами второго блока сравнения, одни из входов которого соединены с выходами формирователей контрольных разрядов по нечетному модулю второй группы, одни из входов первого блока сравнения соединены с выходами формирователей четности второй группы, другие входы блоков сравнения . подключены .соответственно к другим выходам накопителя, введены коммутатор, дешифратор и элемент ИЛИ, вхо- 55 ды которого соединены с выходами второго блока сравнения, а выход соединен с управляющим входом дешифрато4 б ра, выходы которого соединеиы с управляющим входом регистра числа и являют ся управляющими выходами устройства, информационные входы дешифратора соединены с одними из выходов второго преобразователя кодов, входы которого соединены с одними из входов коммутатора и выходами первого блока сравнения, другие входы коммутатора соединены с другими выходами второго преобразователя кодов, а выходы коммутатора соединены с другими входами первого преобразователя кодов, выходы мультиплексора соединены с другими информационными входами регистра числа, входы формирователей четности гервой и второй групп соеди-. н иены соответственно с одними из входов и выходов накопителя.

При этом в устройство введены элементы И, входы которых соединены с выходами первого блока сравнения, а выходы — с дополнительными входами мультиплексора и дополнительными управляющими входами коммутатора и дешифратора. Выходы формирователей четности первой и второй групп соединены соответственно с дополнительными входами формирователей контрольных разрядов по нечетному модулю первой и второй групп, а один из выходов первого преобразователя кодов является дополнительным управляющим выходом устройства.

На фиг.1-4 показаны структурные схемы ЗУ с самоконтролем по первому (фиг.1), модифицированному первому (фиг.2), второму (фиг.3) и модифицированному второму (фиг.4) вариантам р на фиг.5 — формирование дополнительных модифицированных вариантов

ЗУ с самоконтролем, на фиг.6 — пример реализации весового кодирования; на фиг.7 — таблица истинности дешифратора, на фиг.8 — структурная схема коммутатора; на фиг.9 — четыре варианта реализации второго преобразователя кодов и дешифратора и связей между ними; на фиг.10 и 11 — таблицы истинности второго преобразователя кодов для вариантов устройства по фиг.1 и 2 (фиг.10) и для вариантов устройства по фиг.З и 4 (фиг. 11).

Запоминающее устройство с самоконтролем,по первому варианту содержит (фиг. 1) накопитель 1, состоящий из многоразрядных блоков 2 памяти, первую группу 3 формирователей четI

10

7. 11177 ности, первую группу 4 формирователей контрольных разрядов по нечетному модулю. Накопитель 1 имеет входы 5-7 и выход 8. Устройство также содержит вторую группу 9 формирова- 5 телей четности, вторую группу 10 формирователей контрольных сигналов по нечетному модулю, регистр 11 числа, имеющий выход 12, мультиплексор 13, первый блок 14 сравнения, первый 1 5 и второй 16 преобразователи кодов, второй блок 17 сравнения, элемент ИЛИ 18. Накопитель 1 имеет выходы 19 и 20. Устройство также содержит дешифратор 21, имею- 15 щий выход 22.

Запоминающее устройство с самоконтролем по модифицированному первому варианту дополнительно содержит (фиг.2) элементы И 23. 20

Запоминающее устройство с самоконтролем по второму варианту содержит (фиг.3) накопитель 1, состоящий из многоразрядных блоков 1 памяти, первую 3 и вторую 9 группы формиро- 25 вателей четности, первую 4 и вторую 10 группы формирователей контрольных разрядов по нечетному модулю, регистр 11 числа, мультиплексор

13, первый 15 и второй 16 преобразо- 30 ватели кодов, первый 14 и второй 17 блоки сравнения, элемент ИЛИ 18, дешифратор 21 и коммутатор 24. Накопитель имеет. входы 5-7 и выходы 8, 19 и 20. Регистр 11 и дешифратор 21 имеют соответственно выходы 12 и 22.

Запоминающее устройство с самоконт. ролем по второму модифицированному варианту дополнительно содержит эле- 40 менты И 23 (фиг.4).

Выходы формирователей четности первой 3 и второй 9 групп могут быть соединены соответственно с дополнительными входами формирователей конт- 45 рольных разрядов по нечетному модулю первой 4 и второй 10 групп (фиг.5) при этом один из выходов первого преобразователя 15 кодов является допол.нительным управляющим входом 25 уст- 0 ройства.

Таким образом, могут быть получены четыре дополнительных модифицированных варианта запоминающего устройства с самоконтролем.

Формирователи 3 и 9 четности могут быть построены на основе интегральных микросхем (ИИС) типа K133KI2.

Построение формирователей 4 и 10 контрольных разрядов по нечетному модулю известно. Так на сумматорах по, модулю два может быть построен формирователь по модулю семь.

Пример реализации связей весового кодирования приведен на фиг.б. По такой функциональной схеме могут быть; реализованы формирователи 4 и 10 вариантов по фиг.1 и 3. Для вариантов по фиг.2 и 4 реализация отличает. ся тем, что каждый вес присваивается не 8, а 16 разрядам одного 16-раз-:. рядного блока 2 памяти. Количество блоков 2 памяти во всех случаях не превосходит семи и определяется выбранным нечетным модулем. Для друго-. го нечетного модуля можно, взять другое количество блоков памяти.

Блоки 14 и 17 сравнения могут бытьвыполнены на основе двухвходовых схей сравнения типа К133ЛП5, поскольку блоки 14 и 17 осуществляют пораэряд" ное сравнение кодов, поступающих на их входы.

Преобразователи 15 и 16 кодов могут бить выполнены на. основе постоян. ного запоминающего устройства (ПЗУ) и реализованы с помощью ИИС типа

К556РТ4.

Конкретная реализация дешифратора 21 может быть выполнена на элементах Н, ИЛИ, НЕ по таблице истинности (фиг.7).

Коммутатор 24 (фиг.8) для варианта по фиг.З может быть выполнен на 6 коммутаторах типа К133КП7. Входы 2 и 3 по ПЗУ (номера соответствующих выходов преобразователя 16) совйадают с нумерацией, приведенной в таблице истинносги для дешифратора 21 (фиг.7), а именно: 2-ПЗУ2 З-ПЗУЗ.

Коммутаторы управляют двоичными кодами (пропускают ту или иную группы из шести разрядов на вход первого преобразователя 15).

На фиг.9 представлены четыре ва- рианта (соответственно для фиг. 1 и 4) реализации преобразователя 16 и дешифратора 21 для понимания связсЛ между кими и другими блоками устройства.

Дополнительные (другие) выходы преобразователя 16 (варианты по фиг.3, и 4) это по существу часть его выходов, хотя на фиг.З.и 4 "и в формуле изобретения они представлены отдель-> но.1117714

1О

Поясним отличия, которые вносят .дополнительные модификации предло женных вариантов (фиг.5).

Так, для первого варианта (фиг.1) разрядность. кода числа не может превосходить 48 бит. Восемь бит отводит- ся для контрольных разрядов четности.

Поскольку их значительно больше, чем контрольных разрядов по нечетному модулю (в„случае вариантов по фиг.2 1О и 4), то целесообразно считать, что вероятность возникновения ошибки в

Них значительно больше, чем в конт.рольных разрядах, хранящих вычет числа. Тогда 8 контрольных разрядов 15 (которые поступают IIo входу 6 накопителя) поступают и на дополнительные входы формирователей 4 (фиг.5).

По существу их с.весом подключают вместо разрядов 48-56. Аналогично >О и для формирователей 9 и 10. Поскольку s этом случае "место" седьмого блока памяти как бы занимают контрольные разряды, то с выхода.преобразователя 15 необходимо один из выходов (один из 7), определяющий место 7-ro блока, сделать" управляющим. Тогда появленйе сигнала на этом выходе будет означать ошибку в контрольных разрядах четности. Это позволяет ЗО упростить дешифратор 21 — можно

Исключить элементы, вырабатывающие признак по второй строке таблицы .на фиг.7..Этот вариант целесообра-. зен в тех случаях, когда разряд- 35 ная сетка невелика, и,кроме того, для вариантов, представленных на фиг.2 и 4, поскольку в этих случаях макСимально возможная разрядность кода числа 112 бит — даже для 16-раз,4р ,рядных блоков. слишком велика. Формирователи четности 3 и 9 в этом случае имеют по 6 входов, или исключают- ся входы 49-56.

Запоминающее устройство с самоконт 45 ролем работает следующим образом.

В режиме записи на входы накопите ля 1 и формирователи 3 и 4 поступают коды чисел, подлежащие записи в оче редном цикле записи. Сформированные, 5О в формирователях 3 и .4 две группы контрольных кодов совместно с информационными разрядами по входам 6 и 7 накопителя йоступают иt записываются в контрольные разряды накопителя 1.

В режиме записи все.варианты уст.ройства (кроме дополнительных модификаций) работают аналогично. Дополнительные модификации отличаются дополнительной сверткой сигналов четности в формирователях по нечетному модулю.

При считывании с выходом 8 накопителя 1 информационные разряды постуйают в регистр 11 и на входы формирователей 9 и 10. На их выходах вырабатываются контрольные коды, которые поступают на один из входов соответствующих блоков 14 и 17, на другие входы которых поступают соответствующие группы контрольных разрядов, хранившиеся в накопителе 1 . В блоках 14 и 17 происходит поразрядное сравнение двух групп контрольных кодов. С выходов блоков 14 и 17 коды сравнения или неСравнения поступают на другие блоки устройства. При этом, если на выходах блоков 14 и 17 нули, то ошибок и устройстве нет, если на одной из схем нули, а на другой нет, то это значит, что имеется ошибка в тех контрольных разрядах, которые ненулевые. В данном случае вырабатывается соответствующий признак ошибки на выходе 22 устройства с помощью дешифратора 21 и сигналов, поступающих на его входы с соответствующих блоков. Если на выходах обоих блоков 14 и 17 сравнения нет нулевых кодов, то это означает, что имеется отказ в информационных разрядах (здесь и далее предполагается Пуассоновский характер возникновения отказов), При этом возможны две ситуации: имеется исправляемый-отказ и неисправляемый отказ, когда 7 и 8кратные ошибки. Сортировку ошибок по кратности во всех вариантах осуществляет блок 16. Причем в вариантах по фиг.2 и 4 дополнительно для этих целей используется дешифратор элемента И 21 и 23. Работает блок 16 по сортировке отказов на основе таблицы истинности, (фиг.7 или фиг.11). На выходе преобразователей 15 и 16 .образуются сигналы, дешифрация которых в блоке дешифратора 21 обеспечивает выработку соответствующих управляющих сигналов, информирую.щих о состоянии устройства. Вместе с тем в преобразователе 15 производится выработка номера отказавшего .блока памяти на основе однозначного соответствия между величиной изменившего модуля, количеством возникших ошибок и номером отказавшего

11 111771 блока 2 памяти. Нет никаких отличий от работы известного устройства в выработке номера отказавшего разряда.

При этом в дополнительных модификациях вариантов (фиг.5) выход с преобразователя 15 указывает на отказ разрядов четности.

В мультиплексоре 13 осуществляется подключение отказавших разрядов (они определяются в блоке 14 срав- 10 кения) в те разряды кода числа, которые соответствуют отказавшему блоку памяти, номер этого отказавшего блока поступает иэ блока 15. При этом для вариантов по фиг.2 и 4 необходи- 15 мо определить еще одну иэ двух групп разрядов, в которых необходимо произвести исправление из всей совокупности в 16 разрядов.

Это делается .с помощью элементов 23, 20 которые стробируют мультиплексор 13.

При разрешающем потенциале с дешифратора 21 производится коррекция ошибок в регистре 11. Исправный код поI

4 ступает на выход 12 устройства и сопровождается при необходимости сигналом управления по одному из выходов 22.

Для вариантов по фиг.3 и 4 имеются следующие отличия. Выходы блока 14, информирующие о том, в каком разряде кода числа произошли ошибки, rio- ступают на вход блока 15 через коммутатор 24, что позволяет на 25Х сократить его. емкость. При этом по сравнению с вариантами по фиг. 1 и 2, не" которая часть исправляемых ошибок будет переведена в разряд обнаруживаемых. Технико-экономическое преимущество предлагаемого устройства saключается в том, что в нем обеспечивается исправление многократных ошибок, но Фолько наиболее вероятных, что позволяет повысить надежность и значительно сократить количество дополнительных разрЯдов и дополнительной аппаратуры.

1117714 (4

1117714

1117714

ffa Еый&.2

Таблица ucmuwacmu дешшррап опа 21

{oui. 2,5,9)

Таблица ucmuwocmu дешифрапюрп

21 (щиг. 1,2) 1117714

11177! 4

1б

22 лП

11Л, 29 Om bn. 18

Для 5арианта по Фиг. 3

16

Кбл. Л к дл21

К ця 20

Яля бацианта по ц)иг. Ч

Фиг.9!

)!77!4

1117714

6ЕЦОгг f 00) о 0111611 о 0 г

00 f1f f 01 Си

001f 111 0 011

036111 19

01101110 . оц

0111011 О Oi f

0111201 0 Огг

f0OtOО1 <

111Оа о10110000 f 0

10100 О J О

g0»» аО

° ° °

1J f000 00

00001111

° ° °

00160 f 1 1

00001 011

° . ° °

001010 f1

01000 0 1 1

1000f 0 f 1 ее и извод

f11

01)

111

00l

011

101 оггггг Еа . ° . ° ° 101. г г гг1 4}09 аггг г 11Å 011 г гг 11 90 101

Осаальные комбинации

Входные имеют код 01

Дал р явсл пюлько me камоинации, которые имеют на Выходе камоинации отличные om ff f

0Oo1f 0 1 1

° ° ° 691

66f 01 01 f

00110 011 001

0001 f J 61

001м11 01

0011 01 0;J 00f

00111 0 О ф 00f

6001111 0

011

01001 S 10

010101 10

01100 f f 0 Югг а 0111010

010110 10

0110101 0

611 йг

1 00001 j 0

60011 01 0

° е е

111

0 l1100 1 0

)01. 001

Фиг. Л

Подписиое.

Фацщал ППП Ъатеоот" ° г.Ужгород, уа.йроекпоаа, 4

Ооооооо о

00000001

ОООООО1О

00ООогOO

° ° °

f gf

f 0ооаооо

00000011

° ° °

Оо1

06f 0000 f

0,1 000001 111

1600000f J оео 00110

65 000010

Off

10оо001 О >11

000015 О 0

° ° ° 1 01

000001f f 001

001 1001 f /

100 5

00001 f 01

° ° ° 001

01о 00f of 1 f11

f 00 0010 1. )

00005 901

° . ° е graf

001010 01

01001001, 0001001 а0110001 001 .9,1 019 001 ° ° ° 1Jf

11600001

00001 f f О (Ц1

OfdbO510

° 01 001 01 0 601111 0 0

1000101О 1>1 11110000

06f.100 1 0 00011111 о о1оо о ооци11t }

Заказ 7264/37 Тираж 574 йумераиия бхадоВ и Выходод спрада: В 7 ...21 — 3.2.1 бхоаы Вых