Устройство для вычисления квадрата и квадратного корня

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТА И КВАДРАТНОГО КОРНЯ, содержащее накапливающий сумматор, элемент ИЛИ, элемент задержки и два элемента И, отличающееся тем, что, с целью сокращения аппаратурных затрат, оно содержит реверсивный счетчик, разрядные выходы которого соединены со сдвигом на один разряд в сторону старщих разрядов с разрядными входами накапливающего сумматора , младший разряд которого соединен с входом логической единицы устройства, выходы результата накапливающего сумматора соединены со с сдвигом на один разряд в сторону старших разрядов с разрядными входами реверсивного счетчика и являются выходами результата устройства, вход младшего разряда которого соединен с входом логического нуля устройства, вход приема информации накапливающего сумматора соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом первого элемента И и суммирующим входом реверсивного счетчика, вычитаклций вход которого соединен с вькодом второго элемента И, первый вход которого соединен с первым входом второго элемента И и информационным входом устройства , первый и второй входы задания режима которого соединены соответст (Л венно с вторыми входами первого и второго элементов И, выход отрицательного переполнения реверсивного счетчика соединен с вторым входом элемента ИЛИ и через элемент задержки с своим входом разрешения приема кода, входы установки нуля реверсивного счетчика и накапливающего сумматора соединены с входом сброса устройства .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„,SU„„1120 2

ЗЖ1 С 06 F 7/552

- ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTQPGHOMV СВИДЕТЕЛЬСТВУ (21) 3610959/18-24 (22) 24.06.83 (46) 23.10.84. Бюл. Р 39 (72) Л.M.Ñåðãåé÷óê, И.Г.Цмоць

:и Е.И.Подобаный (53) 68 1.325(088,8) (56) 1. Авторское свидетельство СССР

Р 88 1740, кл. С 06 F 7/552, 1980.

2. Мельников А.А. и др. Обработка частотных и временных импульсных сигналов. M. "Энергия", 1976, с.89. (54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

КВАДРАТА И КВАДРАТНОГО КОРНЯ, содержащее накапливающий сумматор, эле мент ИЛИ, элемент задержки и два элемента И, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, оно содержит реверсивный счетчик, разрядные выходы которого соединены со сдвигом на один разряд в сторону старших разрядов с разрядными входами накапливающего сумматора, младший разряд которого соединен с входом логической единицы устройства, выходы результата накапливающего сумматора соединены со < сдвигом на один разряд в сторону старших разрядов с разрядными входами реверсивного счетчика и являются выходами результата устройства, вход младшего разряда которого соединен с входом логического нуля устройства, вход приема информации накапливающего сумматора соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом первого элемента И и суммирующим входом реверсивного счетчика, вычитающий вход которого соединен с выходом второго элемента И, первый вход которого соединен с первым входом второго элемента И и информационным входом устрбйства, первый и второй входы задания режима которого соединены соответст- венно с вторыми входами первого и второго элементов И, выход отрицательного переполнения реверсивного счетчика соединен с вторым входом элемента ИЛИ и через элемент задержки с своим входом разрешения приема кода, входы установки нуля реверсивного счетчика и накапливающего сумматора соединены с входом сброса устройства., » 20З20

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных и функциональных устройствах, цифровых измерительных приборах для обработки информации, представленной число-импульсным кодом.

Известно устройство для вычисления квадрата, содержащее два элемента И, два триггера, счетчик и накап- t0 ливающий сумматор P1g.

Однако данное устройство не может извлекать квадратный корень.

Наиболее близким к изобретению по технической сущности является 15 устройство для возведения в квадрат и извлечение квадратного корня, содержащее два счетчика, накапливающий сумматор, группу элементов И, два элемента И, два триггера, эле- 20 мент ИЛИ и элемент задержки, выходы первого счетчика соединены с первыми входами элементов И группы, выходы которых соединены с разрядными входами накапливающего сумматора, 25 выход переполнения которого соединен с первым входом элемента ИЛИ, выход которого соединен с тактовым входом первого триггера, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом второго триггера, первым выходом второго элемента И, счетным входом второго счетчика и через элемент задержки с вторыми входами элементов И группы 1 2

Недостатком известного устройства является его сложность.

Цель изобретения — упрощение устройства. 40

Поставленная цель достигается тем, что в устройство для вычисления квадрата и квадратного корня, содержащее накапливающий сумматор, элемент 4ЛИ, элемент задержки и два 45 элемента И, введен реверсивный счетчик, разрядные выходы которого соединены со сдвигом на один разряд в сторону старших разрядов с разрядными входами накапливающего сумматора, 50 младший разряд которого соединен с входом логической единицы устройства, выходы результата накапливаняцего сумматора соединены со сдвигом на один разряд в сторону старшкх разрядов с у разрядными входами реверсивного счетчика и являются выходами результата устройства, вход младшего разряда которого соединен с вхспо.. ..сгического нуля устроиства вход Ilpvàì;I информации накапливающего суммагора соединен с выходом элемента 1ЛИ. первый вход которого соединен с выходом первого элемента И и сумтп рующим входом реверсивного счетчика, вычитаЮЩИЙ BXOP, I .OTOPO| O .второго эг..емента И, первый вход которого coeaIII- eII с первым входом второго элемента И и информационным входом устройства, первый и второй входы задания режима которого соединвны соот ветственнс с вторыми входами первого и второго элементов И, выход отрицательногс переполнения реверсивного счетчика соединен с вторым входом ,элемента ИЛИ и через элемент задержки со своим входом разрешения приема кода, входы усгановки нуля реверсивного счетчика и накапливающего сумматора ссегынень! с входом сброса устройства.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит ревер игный счетчик 1, накапливающий сумматор 2, выход 3, э,.емент 4 задержки, эг емент 1ИИ 5, элементы И 6 и 7, первый

8 и второй 9 управляющие входы информационный вход 10 и вход » сброса.

Устройство работает следующим образом.

Перед началом работы счетчик и сумматор 2 устанавливаются в нулевое состояние сигналом, приходящим по входу 11 сброса,Устанавливается режим работы устройства. Б режиме вычисления квадрата на вход 9 подается сигнал логического нуля, а на вход 8 — сигнал логической единицы.

Входные прямо JÃсльные импульсы представляющие число-импульсный код входного числя, с входа i0 через открытый элемент И 6 поступают на суммирующий вход счетчика 1 и через элемент ИЛИ 5 на вход сумматора 2.

Пс переднему фронту прямоугольных импульсов к содержимому сумматора

2 прибавляется содержимое счетчика

1, а по заднему фронту содержимое счетчика 1 увеличивается на единицу. После прихода по входу 30 р прямоугольных импульсов содержимое счетчика 1 увеличивается до величины

Поскольку содержимое счетчика 1 лов надает на вход сумматора 2 смещенным

1120320

ИНИИПК Заказ 7743/36 Тираж á98 Подаисиое

Фмдиад ПОП "Патент", г. Ужгород, ул.Проектная,4 на один разряд, т.е. умноженным на два, а на вход младшего разряда сумматора 2 подан сигнал логической единицы, то в сумматоре 2 формируется сумма нечетных чисел 0, 1, 3, 5, (2h-I), равная квадрату числа ю:

Л=1

Код квадрата числа ь с выхода сумматора 2 поступает на выход устройства.

В режиме вычисления квадратного корня сигнал логической единицы пода- 15 ется на вход 9, а сигнал логического нуля - на вход 8. Прямоугольные импульсы со входа 10 через элемент И 7 поступают на вычитающий вход счетчика 1 ° Каждый раз, когда содержимое 20 счетчика 1 равняется нулю и приходит импульс на его вычитающий вход, на выходе переноса счетчика 1 также появляется импульс и через элемент ИЛИ 5 поступает на управляющий вход сумма- 25 тора 2. По переднему фронту этого импульса к содержимому сумматора 2 прибавляется содержимое счетчика 1. Поскольку содержимое счетчика в этот момент равно нулю, то содержимое 30 сумматора увеличивается на епиницч, так как на вход младшего разряда сумматора 2 подан сигнал логической единицы.

Через некоторое время импульсом с выхода элемента 4 задержки новое

-содержимое сумматора 2 переписывается в реверсивный счетчик 1. Поскольку выход сумматора 2 смещен относительно входа счетчика 1 на один разряд, то в счетчике в действительности оказывается удвоенное содержимое сумматора. Подобным образом всегда, когда приходит импульс по входу 10, а реверсивный счетчик 1 находится в нулевом состоянии, содержимое сумматора 2 увеличивается на единицу и удвоенное заносится в реверсивный счетчик 1. Первое увеличение содержимого сумматора происходит после прихода первого импульса, второе— после четвертого, третье - после де вятого и т.д., т.е. на сумматоре 2 формируется код целой части корня квадратного из числа импульсов, поступивших на вход устройства.

Введение реверсивного счетчика позволяет сократить аппаратурнйе затраты на один счетчик, два триггера и группу элементов И. При этом устройство возводит в квадрат и извлекает квадратный корень из чисел, представленных число-импульсным кодом.

Устройство для вычисления квадрата и квадратного корня Устройство для вычисления квадрата и квадратного корня Устройство для вычисления квадрата и квадратного корня 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах
Наверх