Устройство для извлечения квадратного корня из суммы квадратов

 

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВА,ЦРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ по авт.св.№ 1001094, отличающееся тем, что,с целью повышения точности, в устройство введен блок вьщеления минимального числа и регистр промежуточного результата. причем входы блока выделения минимального числа соединены с выходами первого и второго блоков вьщеления модуля , а выход подключен к первому информационному входу третьей группы входов коммутатора, второй и третий информационные входы третьей группы входов которого соединены соответственно с выходом множительно-делительного блока и выходом регистра промежуточного результата, информационный вход которого соединен с вторым информационным выходом сумматора-вычитателя , управляющий вход регистра промежуточного результата подключен к первому выходу блока управления, пятый выход которого сое (Л С динен с третьим управляющим входом коммутатора.

СОЮЗ СОВЕТСНИХ

5 В ЮПМ

РЕСПУБЛИК

09) (11) За1) С 06 Г 7/552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1001094 (21) 3599163/18-24 (22) 31.05.83 (46) 30.09.84. Бвп.¹36 (72) И.Я. Миронов, 10.В.Малинин, Т.Г.Лазебник, Л.И.Новикова и В.И.Ефремов (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

Ф1001094, кл. 6 06 F 7/552, 1981 (прототип) . (54)(57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ по авт.св.№ 1001094, о т л и ч а ющ е е с я тем, что,с целью повышения точности, в устройство введен блок выделения минимального числа и регистр промежуточного результата, причем входы блока выделения минимального числа соединены с выходами первого и второго блоков вьщеления модуля, а выход подключен к первому информационному входу третьей группы входов коммутатора, второй и третий информационные входы третьей группы входов которого соединены соответственно с выходом множительно-делительного блока и выходом ре-. гистра промежуточного результата, информационный вход которого соединен с вторым информационным выходом сумматора-вычитателя, управляющий вход регистра промежуточного результата подключен к первому выходу блока Ю а управления, пятый выход которого соединен с третьим управляющим входом коммутатора. С.

1 1116

Изобретение относится к вычислительной технике и может быть использовано в различных функциональных преобразователях, а также в устройствах обработки дискретной информации.

По основному авт.св,9 1001094 известно устройство для извлечения квадратного корня из суммы квадратов, содержащее первый и второй блоки выделения модуля, информационные 1О входы которых являются соответствующими информационными входами устройства, сумматор-вычитатель, первый информационный выход которого является выходом устройства, блок уп- 15 равления, первый выход которого соединен с управляющими входами первого и второго блоков выделения модуля и первым управляющим входом сумматора-вычитателя, коммутатор, пер- 20 вый и второй управляющие входы которого соединены с вторым и третьим выходами блока управления, множительно-делительный блок и сдвиговый регистр, выход первого блока выделе- д5 ния модуля соединен с первым информационным входом сумматора-вычитателя и с первым информационным входом первой группы входов коммутатора, три выхода которого соединены с тремя входами множительно-делительного блока, выход второго блока выделения модуля подключен к второму информа" ционному входу сумматора-вычитателя и к второму информационному входу пер вой группы входов коммутатора, третий

-35 информационный вход первой группы входов которого соединен с вторым информационным выходом сумматора-вычитателя и входом сдвигового регистра, выход множительно-делительного блока подключен к третьему информационному входу сумматора-вычитателя и к первому и второму информационным входам . второй группы входов коммутатора третий- информационный вход второй группы, входов которого соединен с выходом сдвигового регистра, четвертый выход блока управления подключен к второму управляющему входу сумматора-вычитателя Е1).

Недостатком известного устройства является малая точность вычисления квадратного корня из суммы квадратов двух чисеп.

Цель изобретения — повышение точности вычисления функции.

Поставленная цель достигается тем, что в устройство для извлечения квадfg

428 ратного корня из суммы квадратов введен блок выделения минимального числа и регистр промежуточного результата, причем входы блока выделения минимального числа соединены с выходами первого и второго блоков выделения модуля, а выход подключен к первому информационному входу третьей группы входов коммутатора, второй и третий информационные входы третьей группы входов которого соединены соответственно с выходом множительно-делительного блока и выходом регистра промежуточного результата, информационный вход которого соединен с вторым информационным выходом сумматора-вычитателя, управляющий вход регистра промежуточного результата подключен к первому выходу блока управления, пятый выход которого соединен с третьим управляющим входом коммутатора.

На чертеже приведена структурная схема устройства для извлечения квадратного корня из суммы квадратов.

Устройство содержит первый блок

1 выделения модуля, второй блок 2 выделения модуля, сумматор-вычитатель

3, множительно-делительный блок 4, коммутатор 5, блок 6 управления, сдвиговый регистр 7, регистр 6 промежуточного результата, блок 9 выделения минимального числа.

Устройство реализует приближенную формулу вычисления квадратного корня из суммы квадратов двух чисел .

1X y =Iх!+!ц! -d „-ьq-ь> (), причем

ЙИЫ « л

«=!Х1!Ч1 1 Ь%д(м!ф -ь «!

Ь и .2 !

6(Ф! 1ф) где B=min !1Х1, 1 1 °

Поправки Ь„, « выведены из следующих соотношений.

Для вычисления первой поправки Ь« рассматривается выражение

#4+ %=(!"!+13! 6 «1 l

Принимая, что ь„ =О, тогда полуЩ-Р3

«! I+1)I

Для вычисления второй поправки Ь рассматривается выражение х + ц =(!El+I) I-а „,) ) 1116428 откуда следует, что ь„ ь п2(1х1 Ii l-Ь„)

Принимается, что ь .=О, тогда ьль

Л =

l (1хн1ч1 — ь „) Поправка Х попучева экспей

16(1х1 х-1Ч11

10 риментально методом подбора. В итоге получаем соотношение (1) для вычисления квадратного корня из суммы квадра. тов двух чисел с точностью 0,011Х.

Устройство работает следующим образом.

Управляющий импульс с первого выхода блока 6 управления поступает на управляющие входы первого и второго блоков 1 и 2 выделения модуля, запускает устройство, а через первый управляющий вход. сумматора-вычитателя 3 переводит последний в нулевое состояние, на первый и второй информационные входы сумматора-вычитателя

3 поступают величины1х(и 1у I которые также поступают на входы блока 9 выделения минимального числа, на первый и второй информационные входы первой группы входов коммутатора 5.

Сумматор-вычитатель 3 производит вычисление суммы (1Х I + 1g 11 r кото-., рая поступает на третий информационный вход первой группы входов коммутатора 5 и запоминается в регистре промежуточного результата 8. Второй управляющий импульс блока 6 управления, поступающий на первый управляющий вход коммутатора 5, соединяет первую группу входов коммутатора 5 с его выходами, в результате величины

1Х I; 1Ч1; (1Ъ! ° Ч11 поступают на множительно-делительный блок 4, который вычисляет первую поправку по формуле

1Х1 IЧ I

1Х1+1Ч„1

Величина первой поправки поступает на вычитающий вход сумматора-вычитателя 3, где вырабатывается величина 50 (1Х{ + I)I-.Й<) .Зта величина удваивается на сдвиговом регистре 7 и величина 2 - (IX I + Ig I - Ь ) поступает на третий информационный вход второй группы входов коммутатора 5,на первый 55 ,и второй информационные входы второй группы входов которого поступает вели" чина Ь с выхода множительно-делительного блока 4. Третий управляющий импульс блока 6 управления, поступающий на второй управляющий вход ко еч утатора 5, соединяет вторую группу входов коммутатора 5 с его выходами, поэтому на множительно-делительный блок поступают величины л Л 2 (1111+

1 llJI-ь„1н результате чего с выхода последнего на вычитающий вход сумматора-вычитателя 3 поступает величина а

1 Лх Ф

1ЦХ! 111-A 41

В сумматоре-вычитателе 3 вырабатывается величина (IWI il)I- h „ - d 1). Четвертый управляющий импульс блока 6 управления, поступающий на третий управляющий вход коммутатора 5, соединяет третью группу входов коммутатора 5 с его выходами, поэтому величины Ь rnwl11xl 1ßII

l 6 1 1р с выхода блока 9 выделения минимального числа, Л с выхода множительноделительного блока 4,IxI+lg I с выхода регистра промежуточного результата 8 поступают на множительно-делительный блок 4, на выходе которого вырабатывается третья поправка по

Ь.b формуле 1Ь, — . Зта величина

1 6(1Х1+1g \1 поступает на вычитающий вход сумматора-вычитателя 3, в котором вырабатывается величина результата, хе че= х эрх — х а е а э, Ix l 111 Ь „ь,, л п1+I)l р(.1Ч1-ь„} ь ь, (Ц(Х1 lq < 11 гпе В-эа!и {(ill; lql), Укаэанная величина результата поступает на первый информационный выход сумматора-вычитателя 3, яв ляющийся выходом устройства, по управляющему импульсу, поступающему на .второй управляющий вход с четвертого выхода блока 6 управления.

Введем обозначения:

z - -точное значение искомой величины,"

z — приближенное значение искомой

1 величины с. учетом двух поправок Ь,{, Ь2, 1116428, ВНИИПИ Заказ 6930/38 . Тираж 698 Яоддисмфе

Фкпмал ППП "Берент", r.Уаеород, уа.йроехтаал, 4

z — приближенное значение искомой

l3 величины с учетом трех попраBOK hA id i Bh

d< 8 -, точность приближенной формулы

Ф в процентах с учетом соответст- 5 венно двух и трех поправок

Р =& ; Е =(lSl 13! -hn- . 1 !

xlа1 ьь

" !+! 1! ЦХ1+! Ч1-Ь „)

Зкономический эффект от использования изобретения достигается за счет вычисления третьей поправки в формуле (1) и использования для этого блока выделения минимального числа и регистра промежуточного результата, что позволяет повысить точность вычисления квадратного корня из суммы квадратов двух чисел в 1015 раз, при этом максимальная относительная о иибка l 3„!,с,, 0,0117..