Запоминающее устройство с исправлением ошибок

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМ ОШИБОК, содержащее регистр адреса, мультиплексор, блок сравнения, накопитель, регистр числа , логический блок, блок контроля и блок управления, причем выход регистра адреса подключен к первым входам блока сравнения и мультиплексора , а вход является адресным входом устройства, выход мультиплексоpta соединен .с первым входом накопителя , первый выход которого подключен к первому входу регистра числа, второй вход которого соединен с первым выходом логического блока, первый вход логического блока , вход, блока контроля и выход регистра числа являются информационньм выходом устройства, информационным входом которого является второй вход логического блока, первый . .выход блока управления подключен к третьим входам регистра: числа и логического блока и второму входу накопителя , второй выход и первый вход блока управления являются соответственно управляю1цими выходом и входом устройства, второй и третий ВХОДЫ подключены к выходам блока сравнения и блока контроля соот ветственно , отличающееся тем, что, с цепью повышения надежности устройства, в него введены дополнительные накопители, регистр контрольной информации, буферный регистр и регистр модифицированного адреса, вход которого подключен к первому выходу блока управления, а 5 выход соединен с вторыми входами блока сравнения и мультиплексора, выход которого подключен к первьн входам дополнительных накопителей, одни из входов регистра контрольной информации подключены соответственно к выходам дополнительных накопителей и второму .выходу логического блока, а выходы - к вторым входам дополни Э X тельных накопителей и третьему входу логического блока, первый выход блока 1C управления подключен к третьим входам дополнительных накопителей и мультиплексора, другому входу peiPHCTра контрольной информации и одному из входов буферного регистра, другие входы которого соединены соот , ветственно с вторым входом.регистра числа и информационным входом устройства , а выход подключен к третьему входу накопителя.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (191 (11) 3(59 G 11 С 29 00 368pt yg Щ ф уе :мек6щ, 13 î

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3455325/24-24 (22) 18.06.82 (46) 07.12.84. Бюл. Р 45 (72) Е.И.Брюхович, И.Л.Касиян, В.С.Кейбаш и М.А.Чофу (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

Ф 834771, кл. С 11 С 29/00, 1979.

2. Авторское свидетельство СССР

)В 769641, кл. 6 1! С 29/00, 1979 (прототип). (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С

ИСПРАВЛЕНИЕМ ОШИБОК, содержащее регистр адреса, мультиплексор, блок сравнения, накопитель, регистр числа логический блок, блок контроля

Ф и блок управления, причем выход ре- Ф гистра адреса подключен к первым входам блока сравнения и мультиплексора, а вход является адресным входом устройства, высод мультиплексора соединен .с первым входом накопителя, первый выход которого подключен к первому входу регистра числа, второй вход которого соединен с первым выходом логического блока, первый вход логического блока, вход блока контроля и выход регистра числа являются информационным выходом устройства, информационным входом которого является второй вход логического блока, первый .выход блока управления подключен к третьим входам регистра числа и логического блока.н второму входу накопителя, второй выход и первый вход блока управления являются соответственно управляющими выходом и входом устройства, второй и третий входы подключены к выходам блока сравнения и блока контроля соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены дополнительные накопители, регистр контрольной информации, буферный регистр и регистр модифицированного адреса, вход которого подключен к первому выходу блока управления, а выход соединен с вторьаии входами блока сравнения и мультиплексора, вы- ход которого подключен к первым вхо" дам дополнительных накопителей, одни 4" из входов регистра контрольной информации подключены соответственно O к выходам дополнительных накопителей и второму, выходу логического блока, а выходы — к вторым входам дополнительных накопителей и третьему входу логического блока, первый выход блока управления подключен к третьим входам дополнительных накопителей и мультиплексора, другому входу регистра контрольной информации и одному из входов буферного регистра, другие входы которого соединены соот1 ветственно с вторым входом регистра числа и информационным входом устройства, а выход подключен к третьему входу накопителя.

1128294

Изобретение относится к вычислительной технике, в частности к saпоминающнм устройствам.

Известно запоминающее устройство с самоконтролем, содержащее группу 5 накопителей, дешифратор, блок контроля и блок управления, причем выходы накопителей подключены к входам блока контроля (1) .

Недостатками этого устройства являются ограниченная возможность его применения и отсутствие возможности исправления ошибочной информации.

:Наиболее близким к изобретению 15 является запоминающее устройство, содержащее накопитель, блок управления, арифметический блок, блок обнаружения и коррекции ошибок, пер- вый, второй-и третий регистры, при- 20 чем вход блока обнаружения и.коррекции ошибок соединен с входом устройства, первый выход - с первым входом третьего регистра, второй выходс входом блока управления и первым .25 входом арифметического блока,. второй вход которого подключен к первому выходу блока управления, третий вход — к выходу третьего регистра, первый выход - к входу первого ре-. гистра, выход которого соедичен с первьы выходом устройства (21.

Недостатком известного устройства является низкая надежность связи с необходи остью проведения коррекции 35 одной и той же ошибки при каждом об ращении по адресу, содержащему ошиб- . ку, 10

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в запоминающее устройство с исправлением ошибок, содержащее регистр адреса, мультиплексор, блок сравнения, накопитель, регистр числа,45 логический блок, блок контроля и блок управления, причем выход регистра адреса подключен к первьм входам блока сравнения и мультиплексора, а вход является адресным входом устройства, выход мультиплексора соединен с первым входом накопителя,,йервый выход которого. подключен к первому входу регистра числа, вто Рой вход которого соединен с пер- SS вым выходом логического блока, первый вход логического блока, вход

;блока контроля и выход регистра чис ла являются информационным выходом устройства, информационным входом которого является второй вход логи-. ческого блока, первый выход блока управления подключен к третьим входам регистра числа и логического блока и.второму входу накопителя, второй выход и-первый вход блока управления являются соответственно управляющими выходом и входом устройства,.второй и третий .входы подключены к выходам блока контроля соответственно, введены дополнительные накопители, регистр контрольной информации, буферный регистр и регистр модифицированного адреса, вход которого подключен к первому выходу блока управления, а выход соединен с вторыми входами блока. сравнения и мультиплексора, выход которого подключен к первым входам дополнительных накопителей, одни из входов регистра контрольной информа. ции подключены соответственно к выходам дополнительных накопителей и второму выходу логического блока, а выходы — к вторым входам дополни тельных накопителей и третьему вхо" ду логического блока, первый выход

;блока управления подключен к третьим входам дополнительных накопителей. и мультиплексора, другому входу регистра контрольной информации и одному из входов буферного регистра, другие входы которого соединены со-. ответственно со вторым. входом регист ра числа и информационным входом устройства, а выход подключен к третьему входу накопителя.

На фиг.1 изображена структурная схема лредложенного,устройства, на,. фиг.2 — временные диаграммы его работы.

Запомйнающее устройство с исправлением, ошибок содержит регистр 1 адре- са, имеющий вход 2, .блок 3 сравнения, мультиплексор 4,. накопитель 5, регистр 6 числа,.логический. блок 7, при этом оио имеет информационные выход 8 и вход 9, а.также блок 10. управления, имеющий вход 11 и выход

12, блок 13 контроля, регистр 14 модифицированного адреса, дополнительные накопитепи 15 и 16, служащие соответственно для хранения горизон;тальных и вертикальных контрольных

1сумм, буферный регистр 17.и регистр

18 контрольной информации.

28294 4

55

3 I!

Блок 10 управления может быть выполнен из последовательно соединенных блока формирования адреса накопителя, микрокоманд, регистра микрокоманд и дешифратора.

Устройство работает следующим образом.

Адрес, поступающий по входу 2 регистра 1, запоминается в нем и далее через мультийлексор 4, управля- емый блоком 10 управления, поступает на вход:накопителя 5. Одновременно по входу 11 блока 10 сигналы

"Запись" или "Чтение" поступают в блок 10 управления, который организовывает работу устройства соответственно в режиме "Запись" или "Чтение" (фиг.2).

В режиме "Чтение" накопитель 5 выдает на вход регистра 6 слово, считанное по поступившему адресу.

С выхода регистра 6 ийформация поступает на вход блока 13. Последний анализирует исправность информации и через блок .10 управления разрешает, в случае исправной информации, выдачу из устройства признака выдачи информаци по его. выходу 12.

Таким образом, при исправной информации бйстродействие запоминающего устройства не снижается и равно номинальному быстродействию накопителя 5 (фиг.2, режим."Чтение" ).

В режиме записи устройство принимает информацию в регистр „17 и в дальнейшем работает автономно. Блок . 10 управления. по .поступившему сигналу Запись" организовывает первоначально считывание .информации из накопителя 5. Одновременно с накопителей 15 и 16 считьваются контрольные суммы той области памяти, к которой произошло обращение, и через регистр 18 поступают на вход блока 7. Под управлением блока 10 блок

7 корректирует значение контрольных . сумм, вычитая значение считанной информации (содержимое регистра 6) и суммируя значение содержимого регистра 17. Откорректированные контрольные суммы помещаются обратно в регистр 18. После этого под управлением блока 10 информация. с регистра

17 и контрольные суммы с регистра 18 записываются соответственно в накопителе 5 и накопителях 15 и 16.

Таким образом, контрольные суммы модифицируются при записи каждого

45 нового значения информации и всегда отражают реальное содержание накопителя 5 (фиг.2, режим "Запись" ).

В случае обнаружения ошибки блоком 13 запрещается выдача из устройства признака выдачи информации.

При одном ошибочном слове блок 10 управления организовывает считывание горизонтальной контрольной суммы той ббласти памяти, в которой обнаружена ошибка, производит последовательное считывание слов всей области памяти и вычитания их значения контрольной суммы посредством блока 7. Заведомо ошибочное слово, которое определяется сравнением адресов блоком 3 сравнения, при этом не считывается. На последнем шаге вычисления в регистре 18 определяется истинное значение информации, ранее считанной ошибочной. Через регистр 17 эта информация под управлением блока 10 записывается в новую область памяти с дальнейшим обращением за ней в эту область (фиг.2, режим исправления ошибочного слова) .

В случае возникновения ошибки при считывании каждого слова блок

13 определяет ее как ошибку одного разряда всех слов (случай отказа выходного усилителя), блок 10 организовывает считывание вертикальной контрольной суммы той области памяти, которая содержит ошибки. В дальнейшем организовывается считывание всех слов данной области памяти и их поразрядное суммирование внутри одного слова с последующим . вычитанием каждой поразрядной суммы из значения контрольной суммы.

Таким образом, на последнем ваге в регистре 18 определено истинное значение всех вертикальных разрядов, считываемых ранее отказавшим выходным усилителем накопителя 5. Через регистр 17 эта информация записывается в новую область памяти с дальнейшим обращением к этой области (фиг.2, режим исправления многократ-. ной ошибки).

Технико-экономическое преимущест во предлагаемого устройства -заключа» ется в том, что оно обеспечивает эф- фективное исправление ошибочной ин-, формации эа счет наделения его функция * ми самоисправления как одного ошибочно» го слова,так имногократных ошибок .

1128294

1128294

Режим Режим Режим ислиаамаю Ретю «ещвйеЕЮ рдвв@ gpnyar a dddfeddoedd смФа . еввкрэлщи аввйк

-Н"! .л ь.-л . ь- †.Г: ь —.. ъ. кь-л — .ккк.— JLJUI — лпп — к —— рриен р ревиеаьр ее Il Л приен ьлриь. KE Jl. -П. — Л .П арлен перль. pz Л ..Л .Л Л равранир ркекир ЛЛЛЛ . ЛП ..Л JlJlll .Jlg

Яалиеь d нак. 5 Л Jl Л равиль d нак, р П П Л вари. Kf равиль р нак.р П берт. кй Вылед Бака 13.ЛЛП .Л

ПЛ Л АГ 1..JUlIL JVl

Резистр Ю

Срабиение адресад рранак йдаю

ИФ. рраем ин®. 6 регистру ба17из бюка7

Фиа2

Составитель В.Рудаков

Техред А.Ач

Редактор И,Николайчук

Корректор ОаБилак

Заказ 9070/39 Тираж 574 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, -Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Запоминающее устройство с исправлением ошибок Запоминающее устройство с исправлением ошибок Запоминающее устройство с исправлением ошибок Запоминающее устройство с исправлением ошибок Запоминающее устройство с исправлением ошибок 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх