Устройство для алгебраического сложения чисел

 

УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СЛОЖЕНИЯ ЧИСЕЛ, содержащее два сдвиговых регистра,узел суммирования по модулю дна и узел записи знака результата, содержащий элемент ИЛИ, причем входы разрядов первого сдви .гового регистра соединены с входами первого операнда устройства,.входы разрядов второго сдвигового регистра соединены с входами второго операнда устройства, входы управления сдвигом первого и второго сдвиговых регистров подключены к входу синхронизации устройства, выходы первого и второго сдвиговых регистров подключены к соответствующим входам узла суммирования по модулю-два, отличающееся тем, что, с целью повьшения быстродействия устройства , оно содержит сумматор, третий сдвиговьй регистр, узел суммирования по модулю два содержит три элемента И, два элемента ИЛИ и элемент НЕ, а узел записи знака результата дополнительно содержит два элемента И, при этом входы разрядов сумматора подключены к входам первого операнда устройства, первый и второй входы первого элемента И узла суммирования по модулю два соединены соответственно с первым и вторым входами узла суммирования по модулю два, а выход подключен к входу элемента НЕ узла суммирования по модулю два, выход которого подключен к первым входам второго и третьего элементов И узла суммирования по модулю два, вторые входы .которых соединены соответственно с первым и вторым входами первого элемента И узла суммирования по модулю два, а выходы подключены к входам первого элемента ИЛИ узла ;суммирования по модулю два, выход которого подключен к информацион (Л ному входу третьего сдвигового регистра, входы второго элемента ИЛИ узла суммирования по модулю два соединены с выходами первого и .третьего элементов И узла суммирования по модулю два, а выход подключен к информационному входу сумматосо эъ ра, выходы, знаковых разрядов первого и второго сдвиговых регистров подключены к первым входам соответствующих элементов И узла записи 4 знака, вторые входы которых соедиэо нены с выходами соответственно второго и третьего элементов И узла суммирования по модулю два, входы элемента ИЛИ узла записи знака подключены к выходам первого и второго элементов И узла записи знака, а вьгход подключён к входу знакового разряда третьего сдвигового регистра, вход управления сдвигом которого соединен с входом синхронизации устройства , управляющий вход сумматора подключен к входу синхронизации устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 4(51) G 06 F 7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3564526/24-24 (22) 18.03.83 (46) 23.01. 85. Бюл. ¹ 3 (72) В.П.Кожемяко, Т.Б.Мартынюк, Т.В.Головань и Л.И.Тимченко (71) Винницкий политехнический институт (53) 681.325.5(088.8) (56) 1. Авторское свидетельство СССР № 579613, кл. 6 Об г 7/50, 1976, 2. Карцев M.À. Арифметика цифровых машин. N., "Наука", 1969, с. 294, рис. 3-1 б (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СЛОЖЕНИЯ ЧИСЕЛ, содержащее два сдвиговых регистра, узел суммирования по модулю дна и узел записи знака результата, содержащий элемент ИЛИ, причем входы разрядов первого сдвигового регистра соединены с входами первого операнда устройства, входы разрядов второго сдвигового регистра соединены с входами второго операнда устройства, входы управления сдвигом первого и второго сдвиговых регистров подключены к входу синхронизации устройства, выходы первого и второго сдвиговых регистров подключены к соответствующим входам узла суммирования по модулю два, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит сумматор, третий сдвиговый регистр, узел суммирования по модулю два содержит три элемента И, два элемента ИЛИ и элемент НЕ, а узел записи знака результата дополнительно содержит два элемента И, при этом входы разрядов сумматора подключены к входам первого операнда устройства, первый и второй входы первого элемента

И узла суммирования по модулю два соединены соответственно с первым и вторым входами узла суммирования по модулю два, а выход подключен к входу элемента НЕ узла суммирования по модулю два, выход которого подключен к первым входам второго и третьего элементов И узла суммирования по модулю два, вторые входы которых соединены соответственно с первым и вторым входами первого элемента И узла суммирования по модулю два, а выходы подключены к входам первого элемента ИЛИ узла суммирования по модулю два, выход которого подключен к информационному входу третьего сдвигового регистра, входы второго элемента

ИЛИ узла суммирования по модулю два соединены с выходами первого и третьего элементов И узла суммирования по модулю два, а выход подключен к информационному входу сумматора, выходы. знаковых разрядов первого и второго сдвиговых регистров подключены к первым входам соответствующих элементов И узла записи знака, вторые входы которых соединены с выходами соответственно второго и третьего элементов И узла суммирования по модулю два, входы элемента ИЛИ узла записи знака подключены к выходам первого и второго элементов И узла записи знака, а выход подключен к входу знакового разряда третьего сдвигового регистра, входуправления сдвигомкоторого соединен с входом синхронизации устройства, управляющий вход сумматора подключен к входу синхронизации устройства.

113б148

Изобретение относится к вычислительной технике и может быть использовано в операционных схемах цифровых процессоров.

Известно устройство для последо- . 5 вательного сложения и вычитания чисел, содержащее одноразрядный сумматор-вычитатель, сдвиговые регистры первого и второго слагаемого, блок коррекции, элемент задержки, элемен- 10 ты И и ИЛИ, причем первый и второй входы сумматора-вычитателя соединены с выходами младших разрядов сдвиговых регистров соответственно первого и второго слагаемого, а вы- 15 ход сумматора-вычитателя подключен к входу старшего разряда сдвигового регистра первого слагаемого. Сдви.говый регистр второго слагаемого содержит дополнительный разряд, 20 выход которого подключен к входу старшего разряда этого сдвигового регистра, а вход — к выходу блока коррекции, первый, второй и третий входы которого подключены к выходам 25 трех старших разрядов сдвигового регистра первого слагаемого, четвертый вход — к выходу первого элемента И, первый вход которого через элемент задержки подключен к выходу переноса одноразрядного сумматора-вычитателя, а второй вход — к шине разрешения переноса, пятый вход блока коррекции подключен к пеРвому управляющему входу устРойства, выход блока коррекции подключен также к первому входу элемента ШИ, выход которого соединен с вторым и третьим старшими разрядами сдвигового регистра второго слагаемого, второй вход элемента ИЛИ соединен с выходом второго элемента И, первый вход которого подключен к выходу первого элемента И, а

ВтОрой ВхОд к ВтОРОму упраВляющему входу устройства 13.

Данное устройство имеет недостаточное быстродействие, обусловленное тем, что получение результата сложения-вычитания выполняется за два 50 цикла, причем за первый цикл выполняется сложение-вычитание двоичных чисел, а за второй цикл — коррекция полученного перед этим результата.

Наиболее близким к предлагаемому 55 является устройство для алгебраического сложения чисел, содержащее два сдвиговых регистра, узел суммирования по модулю два и узел записи знака результата, причем входы разрядов первого сдвигового регистра соединены с входами первого операнда устройства, входы разрядов второго сдвигового регистра соединены с входами второго операнда устройства,. входы управления сдвигом первого и второго сдвиговых Регистров.подключены к входу синхронизации устройства, выход первого сдвигового регистра соединен с первыми входами первого, второго и третьего элементов И, на вторые входы которых поступают управляющие сигналы выдачи знака, прямого и обратного кодов первого операнда соответственно, выход первого элемента И является выходом знака первого операнда, выход третьего элемента И через инвертор и выход второго элемента И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом узла суммирования по модулю два, выход второго сдвигового регистра соединен с первыми входами четвертого и пятого элементов И, на вторые входы которых пос-. тупают управляющие сигналы выдачи знака и прямого кода второго операнда, выход четвертого элемента И является выходом знака второго операнда, а выход пятого элемента И соединен с вторым входом узла сумми" рования по модулю два, третий вход которого соединен с выходом второго элемента ИЛИ, на первый вход которого поступает сигнал переполнения, а второй вход через линию задержки соединен с . выходом сигнала переполнения узла суммирования по модулю два, информационный выход которого соединен с первым входом элемента ИЛИ узла записи знака реI зультата, на второй вход которого поступает знак результата, .а выход которого соединен с информаЪ ционным входом первого сдвигового регистра, первый вход шестого элемента И соединен с выходом сигнала пе реполнения узла суммирования по модулю два, на его второй вход поступает управляющий сигнал выдачи сигнала переполнения, a âûõoä явялется выходом сигнала переполнения первого разряда результата (2f;.

Недостатком известного устройства является необходимость корректиЦель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что устройство для алгебраического сложения чисел, содержащее два сдвиговых регистра, узел суммирования по модулю два и узел записи знака результата, содержащий элемент ИЛИ, причем входы разрядов первого сдвигового регистра соединены с входами первого операнда устройства, входы. разрядов второго сдвигового регистра соединены с входами второго операнда устройства, входы управления сдвигом первого и второго сдвиговых регистров подключены к входу синхронизации устройства, выходы первого и второго сдвиговых регистров подключены к соответствующим входам узла суммирования по модулю два, содержит сумматор, третий сдвиговый регистр, узел суммирования по модулю два содержит три элемента И, два элемента ИЛИ и эле.мент НЕ,а узел записи знака результата дополнительно содержит два элемента

И, при этом входы разрядов сумматора подключены к входам первого операнда устройства, первый и второй входы первого элемента И узла суммирования по модулю два соединены соответственно с первым и вторым входами узла суммирования по модулю два, а выход подключен к входу элемента HE узла суммирования по модулю два, выход которого подключен к первым входам второго и третье

J го элементов И узла суммирования по модулю два, вторые входы которых соединены соответственно с первым и вторым входами первого элемента И узла суммирования по модулю два, а выходы подключены к входам первого элемента ИЛИ узла суммирования .по модулю два, выход которого подключен к информационному входу третьего сдвигового регистра, входы второго элемента ИЛИ узла суммирования по модулю два соединены с выхо дами первого и третьего элементов

И узла суммирования по модулю два, а выход подключен к информационному входу сумматора, выходы знаковых разрядов первого и второго сдвиго-. вых регистров подключены к первым ровки результата при выполнении операции вычитания, что приводит к снижению быстродействия.

1136148 4 входаи соответствующих элементов И узла записи знака, вторые входы которых соединены с выходами соответственно второго и третьего элементов И узла суммирования по модулю два, входы элемента ИЛИ узла записи знака подключены к выходам первого и второго элементов И узла записи знака, а выход подключен к входу

10 знакового разряда третьего сдвигового регистра, вход управления сдвигом которого соединен с входом синхронизации устройства, управляющий вход сумматора подключен к входу синхронизации устройства.

B известных устройствах, выполняющих алгебраическое сложение чисел, не используются дополнительный регистр для фиксации разности и узел

20 суммирования по модулю два с соответствующей структурой, которые содержит предлагаемое устройство.

Это связано с тем, что в отличие от известных устройств, в которых вычитание исходных величин выполняется на сумматоре, причем одно из слагаемых представляется в обратном коде, в предлагаемом устройстве вычитание выполняется одновременно с суммированием с помощью узла суммирования по модулю два при параллельном сдвиге содержимого обоих регистров операндов, а результат фиксируется в регистре разности.

На чертеже представлена структур35 ная схема предлагаемого устройства.

Устройство для алгебраического сложения чисел содержит два сдвиговых регистра 1 и 2 операндов А и В

40 соответственно сумматор 3 сдвигоФ Ф вый регистр 4 разности операндов, узел 5 суммирования по модулю два и узел 6 записи знака результата.

Узел 5 суммирования по модулю два

45 содержит три элемента И 7-9, элемент HE 10 и два элемента ИЛИ 11 и 12. Выходы сдвиговых регистров

1 и 2 соединены с входами 13 и 14 узла 5 суммирования по модулю два, выход 15 которого соединен с инфор50 мационным входом сумматора 3, выход

16 — с информационным входом сдвигового регистра 4, а выходы 17 и 18— с соответствующими входами узла 6. записи знака.

Входы элемента И 7 узла 5 суммирования по модулю два соединены с его входами 13 и 14, а выход — с

"I 136148

55 входом элемента НЕ 1О, выход которого соединен с первыми входами элементов И 8 и 9, вторые входы которых подключены к соответствующим входам элемента И 7. Входы элемента ИЛИ 11 узла 5 суммирования по модулю два соединены с выходами элементов И 7 и 9, а его выход является выходом 15 узла 5 суммирования по модулю два. Входы элемента

ИЛИ 12 узла 5 суммирования по модулю два соединены с выходами элементов И 8 и И 9, а выход является выходом 16 узла 5 суммирования по модулю два. Выходы элементов И 8 и 9 являются выходами 17 и 18 узла

5 суммирования по модулю два.

Узел 6 записи знака содержит два элемента И 19 и 20 и элемент ИЛИ 21, а его входы 22 и 23 подключены к выходам знаковых разрядов спвиговых регистров 1 и 2 соответственно.

Входы элемента И 19 узла 6 записи знака соединены с входом 22 узла б записи знака и выходом 17 узла 5 суммирования по модулю два, а входы элемента И 20 — с входом 23 узла 6 записи знака и выходом 18 узла 5 суммирования по модулю два. Выходы элементов И,19 и 20 соединены с входами элемента ИЛИ 21, выход которого является выходом 24 узла 6 записи знака и соединен с входом знакового разряда сдвигового регистра 4. Шина 25 является шиной записи первого операнда А и подключена к входам разрядов сдвигового регистра

1 и сумматора 3, шина 26 является шиной записи второго операнда В и подключена к входам разрядов сдвигового регистра 2, управляющая шина

27 соединена с входами управления сдвигом сдвиговых регистров 1 и 2, а управляющая шина 28 соединена с входами управления сдвигом сумматора 3 и сдвигового регистра 4.

Устройство работает следующим образом.

Во время первого такта работы устройства выполняется запись первого операнда А, поступающего по шине 25,в сдвиговый регистр 1 и сумматор 3. За второй такт записывается второй операнд В, поступающий по шине 26, в сдвиговый регистр.

2. Запись операндов осуществляет- ся в единичном нормальном коде.

Затем выполняется обработка узлом г

5 суммирования по модулю два информации, поступающей на его входы

13 и 14 в результате одновременного сдвига содержимого обоих регистров 1 и 2 до их полного обнуления.

Узлом 5 суммирования по модулю два определяется общая часть обоих операндов, которая с его выхода 15

10 поступает на информационный вход сумматора 3, где суммируется с первым операндом, записанным ранее. Таким образом, на сумматоре 3 фиксируется сумма двух исходных чисел А и

В, если выполняется соотношение

А ) В, или удвоенное значение операнда А, если А (В.

Разность операндов А и В с выхода 15 узла 5 суммирования по моду2Î лю два поступает на информационный вход сумматора 3 для формирования суммы исходных чисел А и В в слу ае, если А (Л, а с выхода 16 узла 5 суммирования по модулю два разность записывается в сдвиговый регистр 4.

Единичный сигнал на выходе 17 узла

5 суммирования rio модулю два разрешает запись в знаковый разряд сдвигового регистра 4 знака операнда А, поступающего на вход 22 узла б

ЗО записи знака, для случая, когда

А ) В, а единичный сигнал,на выходе

18 узла 5 суммирования по модулю два — запись знака операнда. В, поступающего на вход 23 узла б записи знака, для случая, когда А < В.

Знак операции учитывается при записи второго операнда, т.е. в случае операции сложения его знак ос. тается без изменения, в случае операции вычитания — изменяется на противоположный. Таким образом, в устройстве выполняются операции над операндами, знаки которых не влия.ют на выбор выполняемой операции, 45 поскольку за один цикл работы устройства формируются одновременно и сумма и разность исходных величин.

Знаки операндов учитываются при фиксации знаков результата, причем знак суммы совпадает со знаком первого операнда, а знаку разности присваивается знак большего из операндов, что следует из таблицы.

В соответствии с данными таблицы можно определить нахождение результата следующим образом: если знаки операндов, записанные в знаковые.1136148 8 разряды регистров 1 и 2, совпадают, то результат находится в сумматоре

3,. в противном случае результат следует считывать из регистра 4. Сдвиг информации в регистрах 1 и 2 выпол, няется при поступлении сигналов управления сдвигом по шине 27, сдвиг информации в сумматоре 3 и регистре 4 — при поступлении сигналов управления сдвигом по шине 28.

Рассмотрим пример алгебраического .сложения двух чисел А = 9 и В =

= 4. Исходные числа в регистрах 1 и 2 и сумматоре 3 представлены в следующем виде:

Сумматор 3 111111111 (A)

Регистр 1 111111111 (А)

Регистр 2 111100000 (В) 10

При одновременном сдвиге содержи- 20 мого обоих регистров 1 и 2 на выходе элемента И 7 присутствует единичный сигнал в течение 4Е где — время сдвига одной единицы в регистрах 1, 2 и 4 и сумматоре 3, 25 который при подаче через элемент

ИЛИ 11 с выхода 15 узла 5 суммирования по модулю два на вход сумматора 3 приводит к увеличению его.содержимого, т.е. ранее записанного

° числа А, на величину общей части операндов А и В, т.е. на число 4. В результате этого сложения в сумматоре 3 образуется сумма исходных чисел (А + В), а регистр 2 обнулен.

При дальнейшем сдвиге информации в регистре 1 единичный сигнал присутствует на выходе элемента И 8, а следовательно, на выходах 16 и 17 узла 5 суммирования по модулю два 40 в течение времени 5 i. Таким образом происходит запись разности (А-В) в сдвиговый регистр 4 с выхода 1б узла 5 суммирования по модулю два, одновременно с этим осуществляется 4S запись знака числа А через элементы

И 19 и ИЛИ 21 узла 6 записи знака в знаковый разряд сдвигового регистра 4, поскольку в данном случае выполняется соотношение А > В и зна- gp ку разности присваивается значение знака большего операнда А. Сдвиг информации в регистре 1 выполняется до полного его обнуления по сигналу управления сдвигом, поступающему по шине 27.

При алгебраическом сложении двух чисел возможен случай, когда А С В т.е. когда исходные величины, например, следующие: А = 4 и В = 9. В этом случае общая часть обоих чисел, определенная узлом 5 суммирования по модулю два и поступающая с его выхода 15, при суммировании с находящимся в сумматоре 3 операндом А дает удвоенное значение общей части чисел А и В, т.е. величину 2А, равную 8. Разность операндов (А — В), равная 5, в виде единичного сигнала, существующего на входе элемента И 9 в течение времени 5ь, приводит к появлению такого же единичного сигнала такой же длительности на выходах 15, 16 и 18 узла 5 суммирования по модулю два. Таким образом, разность операндов (А — В).поступает на вход сумматора 3 и участвует в формировании суммы исходных величин, поскольку А + В = 2А +

+ {А — В). С выхода 16 узла 5 суммирования по модулю два разность записывается в сдвиговый регистр 4, а также разрешается запись знака числа В через элементы И 20 и ИЛИ 21 узла 6 записи знака в знаковый разряд сдвигового .регистра 4 по сигналу с выхода 18 узла 5 суммирования по модулю два. Сдвиг содержимого .регистра 2 выполняется до полного его обнуления по сигналу управления сдвигом, поступающему по шине 27.

Следовательно, сумма двух исходных чисел формируется в. сумматоре 3, разность — в сдвиговом регистре 4, причем знаку разности присваивается значение знака большего операнда.

В предлагаемом устройстве для алгебраического сложения чисел предусмотрено одновременное получение суммы и разности исходных чисел, которые формируются узлом суммирования по модулю два во время параллельного сдвига информации, представленной в единичном нормальном коде в обоих сдвиговых регистрах операндов.

Повышение быстродействия предлагаемого устройства достигается за счет того, что в нем нет необходимости выполнения коррекции результата вычитания двух чисел, которая необходима в известном устройстве. Это обусловлено тем, что в известном устройстве вычитание выполняется путем поразрядного суммирования прямого кода одного операнда и обратного кода второго операнда.

1136-148

Преобразо-, Знак резульЗнак втотата

То же

@ gg Заказ 10286/36 Тираи 710 Подииаиое

Филиал ШШ "Патеит", г.Уигород, ул.Проептиаа, 4

Знак первого операнда

Код операции рого операнда ванный знак второро операнда

Знак большего операнда

Знак большего операнда

Знак большего операнда

Выполняемая операция