Оперативное запоминающее устройство типа 2 @ с обнаружением и исправлением ошибок

 

ОПЕРАТИВНОЕ: ЗАПОМИНАМЦЕЕ УСТРОЙСТВО ТИПА 2D С ОБНАРУЖЕНИЕМ И ИСПРАВЛЕНИЕМ ОШИБОК по авт. св. № 894798, отличающееся тем, что, с целью повышения надежности устройства, в него введены регистр сдвига, элементы задержки, группы регистров адреса, группа дополнительных элементов ЭКВИВАЛЕНТНОСТЬ , группы дополнительных элементов И с первой по четвертую, группа элементов НЕ и группа .элементов ИЛИ, причем первые входы дополнительных элементов ЭКВИВАЛЕНТНОСТЬ труппы, регистров адреса первой группы и одни из входов дополнительных элементов И третьей.группы являются первым адресным входом устройства, вторым адресным входом которого являются входы регистров адреса второй группы , а управляющим входом является первый вход регистра сдвига, второй вход которого соединен с выходом элемента ИЛИ, одни из выходов регистра сдвига подключены к первым входам дополнительных .элементов И первой группы и дополнительных элементов И второй группы, выходы которых соединены с. вторыми входами регистров адреса первой группы, выходы которых соединены с вторыми входами дополнительных элементов ЭКВИВАЖНТНОСТЬ группы, выходы которых соединены с вторыми входами дополнительных элементов И первой группы, выходы которых подключены к входам элементов НЕ группы, выходы которых соединены с другими входами дополнительных элементов И третьей группы, одни из входов дополнительных элементов И четвертой группы подключены к выходам дополнительных элементов И первой группы, другие - к выходам регистров адреса второй группы, выходы до .полнительных элементов И третьей и 4 четвертой групп через элементы ИЛИ группы подключены к входам дешифра1 тора адреса, вторые входы дополнительных элементов И второй группы через элементы задержки соединены с другими выходами регистра сдвига.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК

41452 A (19) (11) 4(1) C 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ЛВТОРСК0М СВИДКТЕЛЬСтВ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 894798 (21) 3661900/24-24 (22) 16.11.83 (46) 23.02.85. Бюл. № 7 (72) Н. М. Брянцев, В. А. Уланов, С. Д. Прудских и А. А> Борисюк (53) 681.327(088,8) (56) 1, Авторское свидетельство СССР

¹ 894798, кл. (11 С 29 /00, 1980 (прототип). (54) (57) ОПЕРАТИВНОЕ: ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО ТИПА 2D С ОБНАРУЖЕНИЕМ

И ИСПРАВЛЕНИЕМ ОШИБОК по авт. св. № 894798, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены регистр сдвига, элементы задержки, группы регистров адреса, группа дополнительных элементов ЭКВИВАЛЕНТНОСТЬ, группы дополнительных элементов И с первой по четвертую, группа элементов НЕ и группа, элементов ИЛИ, причем первые входы дополнительных элементов ЭКВИВАЛЕНТНОСТЬ группы, регистров адреса первой группы и одни из входов дополнительных элементов И третьей. группы являются первым адресным входом устройства, вторым адресным входом которого являются входы регистров адреса второй группы, а управляющим входом является первый вход регистра сдвига, второй вход которого соединен с выходом элемента ИЛИ, одни из выходов регистра сдвига подключены к первым входам дополнительных, элементов И первой группы и дополнительных элементов

И второй группы, выходы которых соединены с вторыми входами регистров адреса первой группы, выходы которых соединены с вторыми входами дополнительных элементов ЭКВИВАЛЕНТНОСТЬ группы, выходы которых соединены с вторыми входами дополнительных элементов И первой группы, выходы которых подключены к входам элементов

НЕ группы, выходы которых соединены с другими входами дополнительных элементов И третьей группы, одни из входов дополнительных элементов И четвертой группы подключены к выходам дополнительных элементов И первой группы, другие — к выходам регистров адреса второй группы, выходы до.полнительных элементов И третьей и четвертой групп через элементы ИЛИ группы подключены к входам дешифратора адреса, вторые входы дополнительных элементов И второй группы через элементы задержки соединены с другими выходами регистра сдвига.

1 114145

Изобретение относится к вычислительной технике, в частности к оперативным запоминающим устройствам.

По основному авт. св. 9 894798 известно устройство, содержащее накопитель, входы которого соединены соответственно с выходами формирователей тока записи и дешифратора адреса, входы которого являются входами устройства, первую группу усили- 1О телей считывания, входы которых подключены к одним иэ выходов накопителя, вруппу элементов И, регистр числа, счетные входы которого подключены к выходам элементов И группы, а 15 выходы соответственно к входам формирователей тока записи и- блока контроля, выход которого соединен с первым входом первого элемента И и управляющими входами элементов И груп- 20 пы, группу элементов ЭКВИВАЛЕНТНОСТЬ, I элемент И-НЕ, второй элемент И, элемент ИЛИ, элемент НЕ и вторую группу усилителей считывания, входы которых подключены к другим выходам накопи- 25 теля, а выходы соединены соответственно с информационными входами регистра числа и входами элементов ЭКВИВАЛЕНТНОСТЬ группы, выходы которых подключены к входу . gp элемента И-НЕ, первому входу второго элемента И и к информационным входам элементов И группы, выход элемента

И-НЕ подключен к второму входу первого элемента И, выход которого сое- З5 динен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход является контрольным выходом устройства, второй вход второго элемента И соединен с выходом элемента НЕ, вход которого подключен к выходу блока контроля, а также тем, что накопитель выполнен из числовых .линеек на магнитных сердечниках, прошитых чис- 45 ловыми обмотками, разрядными обмотками считывания и записи; причем одноименные разрядные обмотки считывания, проходящие соответственно через рабочие и стабилизирующие магнитные сердечники накопителя, соединены последовательно и подключены соответственно к выходам накопителя, 1j.

Недостатком известного устройства является его низкая надежность, например при выходе из строя одной или более числовых линеек устройства выходит из строя. г 2

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в оперативное запоминающее уст.. ройство типа 2D с обнаружением и исправлением ошибок введены регистр сдвига, элементы задержки, группы регистров адреса, группа дополнительных элементов ЭКВИВАЛЕНТНОСТЬ, груп-. пы дополнительных элементов И с первой по четвертую, группа элементов

НЕ и группа элементов ИЛИ, причем перпервые входы дополнительных элементов ЭКВИВАЛЕНТНОСТЬ группы, регистров адреса первой группы и одни из входов дополнительных элементов И третьей группы являются первым адресным входом устройства, вторым адресным входом которого являются входы регистров адреса второй группы, а управляющим входом является первый вход регистра сдвига. второй вход которого соединен с выходом элемента ИЛИ, один из выходов регистра сдвига подключены к первым входам до— полнительных элементов И первой группы и дополнительных элементов И второй группы, выходы которых соединены с вторыми входами регистров адреса первой группы, выходы которых соединены с.вторыми входами дополнительных элементов ЭКВИВАЛЕНТНОСТЬ группы, выходы которых соединены с вторыми входами дополнительных элементов И первой группы, выходы которых подключены к входам элементов

НЕ группы, выходы которых соединены с другими входами дополнительных элементов И третьей группы, одни из входов дополнительных элементов И четвертой группы подключены к выходам дополнительных элементов И первой груп— пы, другие — к выходам регистрОв адреса, второй группы, выходы дополнительных элементов И третьей и четвертой групп через элементы ИЛИ группы подключены к входам дешифратора адреса, вторые входы дополнительных элементов И второй группы через элементы задержки соединены с другими выходами регистра сдвига.

На чертеже показана структурная схема предлагаемого устройства.

Устройство содержит накопитель

1, дешифратор 2 адреса, первую 3 и вторую 4 группы усилителей считывания, формирователи, 5 тока записи, регистр 6 числа, блок 7 контроля, группу элементов ЭКВИВАЛЕНТНОСТЬ 8, М

3 1I4l группу дополнительных элемеHTQB ЭК

BHBAJIEIITH0CIb 9 -9 к, первый вход 10 группу элементов И ll, первую группу дополнительных элементов И 12„12„, вторую группу дополнительных элементов И 1 31-13к, третью группу дополнительных элементов И 141 †1, четвертую группу дополнительных элементов И 151-15„, второй адресный вход 16, элемент И-HE 17, первый 10

18 и второй 19 элементы И, элемент

ИЛИ 20, элемент НЕ 21, первую группу регистров 221-22к адреса, регистр

23 сдвига, элементы 24„ -24„ задержки, группу элементов НЕ 25„ -25к, управ.ляющий вход 26, группу элементов

ИЛИ 7, вторую группу регистров 28„—

28„ адреса, выход 29.

Устройство работает следующим об-, разом. 20

Адрес, по которому необходимо произвести считывание числа, поступает с входа 10 через элементы- И 14 и элементы ИЛИ 27 на дешифратор 2, дешифруется, в результате чего выбирается числовая линейка, соответствующая ячейке памяти накопителя 1, из которой необходимо считать информацию. Сигналы с накопителя 1, усиленные усилителями 3 и 4, поступают З0 одновременно на информационные входы регистра 6 и на входы элементов ЭКВИВАЛЕНТНОСТЬ 8.

Неисправность, возникающая в одном или нескольких разрядах накопителя 1, 35 обнаруживается при считывании информации. Факт ее возникновения регистрируется блоком 7 контроля, а место— элементами ЭКВИВАЛЕНТНОСТЬ 8. При наличии управляющего сигнала на выхо-40 де блока 7 контроля производится исправление всех ошибок путем инвертирования тех разрядов регистра 6, в которых зафиксирована ошибка.

При возникновении ошибки сигнал с 45 блока 7 поступает на первый вход первого элемента И 18. Если на выходах элементов ЭКВИВАЛЕНТНОСТЬ 8 сигнала нет, то на выходе элемента И-НЕ 17 возникает сигнал, который поступает 50 на второй вход первого элемента И 18, с выхода которого он поступает на первый вход элемента ИЛИ 20 и на выходе 29 появляется сигнал ошибки, свидетельствующий о том, что обнаружена 55 неисправимая ошибка.

Аналогичный сигнал выдается и в случае, если блок 7 контроля ошибки

452 4 не обнаружит. Тогда на выходе элемента НЕ 21 появляется сигнал, поступающий на второй вход второго элемента И 19 если на выходах элементов

ЭКВИВАЛЕНТНОСТЬ 8 появляется сигнал, то он проходит через первый вход второго элемента И !9 и с его выхода поступает на второй вход элемента

ИЛИ 20.

Исходное состояние регистра 23 сдвига — нулевое состояние. По сигналам ошибки с выхода элемента ИЛИ 20 .первый триггер регистра 23, а затем и последующий (по числу ошибок) устанавливаются в единичное состояние (триггеры не показаны), что означает подключение соответствующих резервных числовых линеек и отключение неисправных, при считывании информации из которых обнаружены ошибки.

Рассмотрим процесс замены адреса с числовой линейки.

После установления какого-либо триггера регистра 23 сдвига, например первого,в единичное состояние, сигнал с единичного выхода триггера проходит через элемент И 131 на вход регистра 22, адреса и разрешает запись в него адреса неисправной числовой линейки с вхафа 10 устройства и одновременно поступает на вход элемента И 12„, а сигнал с нулевого выхода первого триггера регистра 23 сдвига, проходя через элемент 24„ задержки (с временем задержки, равным времени записи информации в регистр

22„1и элемент И 13„, запрещает запись информации в регистр 221 адреса.

Таким образом, адрес неисправной числовой ячейки оказывается записанным в регистр 22„ адреса.

При поступлении на вход 10 адреса числа, хранящегося в накопителе 1, этот адрес сравнивается н соответствующих элементах ЭКВИВАЛЕНТНОСТЬ 9 с адресами, записанными в регистрах

22 адреса. При совпадении поступивmего адреса, например, с адресом в регистре 22к на выходе К-ro элемента И 12, имеется сигнал "1", тогда на выходе К-го элемента НЕ 25 имеетII 11 к ся 0, адрес с входа 10 не попадает на дешифратор 2. В то же время сигнал

It tt

l с.выхода К-го элемента И 12 перк вои группы поступает на элементы

И 15к и адрес резервной числовой линейки с регистра 28, куда он -должен быть заблаговременно записан с

1141452.

Составитель В. Рудаков

Редактор Е. Папп Техред Л.Коцюбняк Корректор Г. Решетник

Заказ 503/39

Тираж 584 Подписное

ВНИИПИ Государственногос комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

В входа 1б, поступает через элементы

ИЛИ 27 на дешифратор 2.

Таким образом, вместо адреса неисправной числовой линейки на вход дешифратора 2 поступает адрес резервной числовой ячейки.

Если адреса не совпадают, то адрес с входа 10 через элементы И 14 и элементы ИЛИ 27 поступает на вход 16 дешифратора 2. В этом случае íà axon . дешифратора 2 поступает адрес рабочей числовой линейки.

Адреса резервных числовых линеек заносятся в регистры 28 — 1ерационной системой в ходе тестовой проверки устройства. Количество К замещаемых адресов зависит от количества резервных числовых линеек.

Преимущество Предлагаемого устройства заключается в том, что оно поз воляет оперативно отключать неисправнше числовые линейки и подключать исправные без ремонта устройства, что повышает его надежность по сравнению с известным.