Устройство для формирования тестовых воздействий

 

1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВЫХ ВОЗДЕЙСТВИЙ, содержащее регистр, регистр сдвига, выходы которого являются информациоииыми выходами устройства, узел свертки по модулю два, входы которого соединены с группой выходов регистра сдвига, триггер, информационный вход которого соединен с выходом узла свертки по модулю два, и блок синхронизации , первый выход которого является выходом готовности устройства, а вход начальной установки соединен с входаминачальной установки регистра, регистра сдвига , триггера и с входом начальной установки устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены блок приоритетов, блок задания режима, элемент ИЛИ-НЕ, мультиплексор, (п-1) сумматоров по модулю два (где пчисло информационных выходов устройства), п элементов И и элемент НЕ, причем разрядные выходы регистра соединены с соответствующими информационными входами блока приоритетов и первыми входами соответствующих сумматоров по модулю два, первый выход блока приоритетов соединен с первым входом первого элемента И и с вторыми входами сумматоров по модулю два с первого по (п-1)-й, выходы с второго по «-Й блока Я.-- т-,.-...,„ а. БЙБЛйа., приоритетов соединены соответственно с первыми входами с второго по п-к элементов И и с третьими входами сумматоров по модулю два с первого по (п-1)-й, выходы которых соединены с соответствующими информационными входами регистра, выходы блока задания режима соединены с управляющими входами блока приоритетов и входами элемента ИЛИ-НЕ, выход которого соединен с управляющим входом мультиплексора, первый и второй информационные входы мультиплексора соединены соответственно с выходом свертки по модулю два и выходом триггера, вход синхронизации которого соединен с выходом п-го элемента И, выход мультиплексора соединен с информационным входом регистра сдвига, входы синхронизации которого с первого по п-й соединены с выхо дами соответствующих п элементов И, второй (Л выход блока синхронизации соединен с вторыми входами п элементов И и входом элемента НЕ, выход которого соединен с входом синхронизации регистра. 2. Устройство по п. 1, отличающееся тем, что блок приоритетов содержит (п-I) элементов И-НЕ и (п-1) элементов И, причем выход каждого г-го элемента И-НЕ (i 1,2,... п-1) соединен с (п-/)-ми входами элемен05 тов И с первого по t-й, каждый/-и инфорсх со сд мационный вход блока (, 2, ..., п-2) соединен с первым входом /-го элемента И-НЕ и с (п-/)-м входом (/+1)-го элемента И, выходы элементов И с первого по (п-1)-й 00 являются выходами блока с первого по (п-1)-й, (п-1)-й информационный вход блока соединен с первым входом (п-1)-го элемента И-НЕ и с п-м выходом блока, управляющие входы которого соединены с вторыми входами элементов И-НЕ.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 11 26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3736438/24-24 (22) 29.04.84 (46) 23.07.85. Бюл. № 27 (72) В. В. Богданов, В. С. Лупиков и С. С. Спиваков (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 792256; кл. G 06 F 11/00, 1980.

Авторское свидетельство СССР № 911533, кл. G 06 F 11/26, 1982. (54) (57) 1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВЫХ ВОЗДЕЙСТВИЙ, содержащее регистр, регистр сдвига, выходы которого являются информационными выходами устройства, узел свертки по модулю два, входы которого соединены с группой выходов регистра сдвига, триггер, информационный вход которого соединен с выходом узла свертки по модулю два, и блок синхронизации, первый выход которого является выходом готовности устройства, а вход начальной установки соединен с входаминачальной установки регистра, регистра сдвига, триггера и с входом начальной установки устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены блок приоритетов, блок задания режима, элемент ИЛИ-НЕ, мультиплексор, (n — 1) сумматоров по модулю два (где ив число информационных выходов устройства), п элементов И и элемент НЕ, причем разрядные выходы регистра соединены с соответствующими информационными входами блока приоритетов и первыми входами соответствующих сумматоров по модулю два, первый выход блока приоритетов соединен с первым входом первого элемента И и с вторыми входами сумматоров по модулю два с первого по (n — 1)-й, выходы с второго по и-й блока

„„Я0„„1168953 А приоритетов соединены соответственно с первыми входами с второго по и-й элементов И и с третьими входами сумматоров по модулю два с первого по (n — 1)-й, выходы которых соединены с соответствующими информационными входами регистра, выходы блока задания режима соединены с управляющими входами блока приоритетов и входами элемента ИЛИ-НЕ, выход которого соединен с управляющим входом мультиплексора, первый и второй информационные входы мультиплексора соединены соответственно с выходом свертки по модулю два и выходом триггера, вход синхронизации которого соединен с выходом п-t.o элемента И, выход мультиплексора соединен с информационным входом регистра сдвига, входы синхронизации которого с первого по п- и соединены с выхо- ж дами соответствующих п элементов И, второй выход блока синхронизации соединен с вторыми входами п элементов И и входом элемента НЕ, выход которого соединен с входом 5, синхронизации регистра.

2. Устройство по и. 1, отличающееся тем, ф что блок приоритетов содержит (л — 1) элементов И-НЕ и (n — 1) элементов И, причем выход каждогоi-го элемента И-НЕ (i=1, 2, ...

n — 1) соединен с (n — i) -ми входами элементов И с первого по i-й, каждый j-й инфор- Ф мационный вход блока (1=1, 2, ..., л — 2) QO соединен с первым входом j-го элемента

И-НЕ и с (n — j ) -м входом (j+1) -го элемента

И, выходы элементов И с первого по (л — 1) -й являются выходами блока с первого по (и — 1) -й, (n — 1) -й информационный вход блока соединен с первым входом (n — 1)-го элемента И-НЕ и с и-м выходом блока, управляющие входы которого соединены с вторыми входами элементов И-НЕ.

1 168953

55

Изобретение относится к вычислительной технике и может быть использовано для формирования тестовых воздействий при контроле функционирования и диагностирования неисправностей цифровых узлов автоматики и вычислительной техники.

Цель изобретения — — повышение быстродействия устройства.

На фиг. 1 приведена структурная схема устройства для формирования тестовых воздействий и пример реализации блока приоритетов; на фиг. 2 — пример технической реализации блока задания режима; на фиг. 3 — пример технической реализации блока синхронизации.

Устройство для формирования тестовых воздействий (фиг. 1, одержит (п — 1) сумматоров 1-1, 1-2 — 1-(n — 1) (п — число информационных выходов устройства) по модулю два, регистр 2, блок 3 приоритетов, элемент НЕ 4, элемент ИЛИ-НЕ 5, и элементов

И 6-1, 6-2 — — 6-п, регистр 7 сдвига, блок 8 задания режима, узел 9 свертки по модулю два, триггер 10, мультиплексор 11, блок 12 синхронизации, вход 13 начальной установки устройства.

Блок 3 приоритетов содержит (и---1) элементов И-НЕ 14-1, !4-2 — 14-(п — 1) и (n — 1) элементов И 15-1, 15-2 — 15-(п — 1).

Блок 8 задания режима (фиг. 2) содержит п переключателей 16-1, 16-2 — 16-п и преобразователь 17 кодов. Первые и вторые входы переключателей 16-1, 16-2 — 16-и соединены соответственно с шинами логического «О» и логической «1», а выходы соединены с входами преобразователя 17 кодов, выходы которого являются выходами блока.

Преобразователь 17 кодов (фиг. 2) блока

8 задания режима содержит (n -2) элементов ИЛ И 18-1, 18-2 — 18- (n — 2) и (и — 1) элементов И 19-1, 19-2 — 19-(n — 1).

Блок 12 синхронизации (фиг. 3) содержит генератор 20 импульсов, первый триггер 21, элемент И 22, вычитающий счетчик 23, второй триггер 24, вход 25 запуска, группу информационных входов 26. Выход генератора 20 импульсов подключен к входу синхронизации триггера 21 и первому входу элемента И 22. Вход установки в единичное состояние триггера 24 соединен с входом 25 запуска, а прямой выход — с информационным входом и входом установки в нулевое состояние триггера 21. Инверсный выход триггера 24 является первым выходом блока 12. Выход элемента И 22 соединен со счетным входом вычитающего счетчика 23 и является вторым выходом блока 12. Информационные входы вычитающего счетчика 23 соединены с группой информационных входов 26, а выход заема — с первым входом установки в нулевое состояние триггера 24.

Вход начальной установки блока 12 подключен к второму входу установки в нулевое

45 состояние триггера 24 и входу записи вычитающего счетчика 23.

Устройство работает следующим образом.

Перед началом работы оно приводится в исходное состояние. Для этого на вход 13 начальной установки устройства подается сигнал логического «О», который записывает код 11...1 в регистр 2, устанавливает в исходную кодовую комбинацию (например, 11...1) регистр 7 сдвига, обнуляет триггер 10 и приводит в исходное состояние блок 12 синхронизации. В блоке 12 синхронизации по сигналу начальной установки в вычитающий счетчик 23 с информационных входов 26 записывается двоичный код N числа тестовых воздействий, которые должны быть сформированы устройством. Помимо этого по сигналу начальной установки в блоке 12 синхронизации обнуляется триггер 24, сигнал логического «0» с прямого выхода которого, поступая на вход установки в нулевое состояние триггера 21, удерживает его в нулевом состоянии. Сигнал логического «О» с выхода триггера 21 запрещает прохождение импульсов с генератора 20 импульсов через элемент И 22 на второй выход блока 12 синхронизации. Сигнал логической «1» на инверсном выходе триггера 24 свидетельствует о готовности устройства к работе. В блоке 8 задания режима перед началом работы устройства осуществляется установка переключателей 16-1, 16-2 — 16-п в соответст вии с типом входов контролируемого цифрового узла. Каждый из переключателей

16-k (/г=1, 2, ..., n) включается, если соответствующий входной сигнал контролируемого узла относится к группе зависимых входов по которым недопустимо одновременное изменение тестовых воздействий (на фиг. 2 переключатели 16-1, 16-2 — 16-п показаны в выключенном состоянии). В противном случае переключатель 16-М остается в выключенном состоянии. Во включенном состоянии переключателя 16-k на соответствующи и вход преобразователя 17 кодов поступает сигнал логической «1», а в выключенном состоянии переключателя — сигнал логического «О».

Преобразователь 17 кодов формирует сигналы управления блоком 3 приоритетов в зависимости от заданного типа входов контролируемого узла и представляет из себя комбинационную логическую схему, реализующую следующую совокупность переключательных функций:

bi =а Л ai, b2= ay A (а! l а2) b.— i=a A(aiVa V Va. i) где аь a>,...,а„— входные сигналы преобразователя 17 кодов;

Ь|, b,..., b„ — выходные сигналы преобразователя 17 кодов.

Пусть р-й, r-й, s-й входы контролируемого цифрового узла (n(r(s) являются зависимыми, а остальные входы независи1168953 мыми. Тогда перед началом работы устройства в блоке 8 задания режима включаются переключатели l б-р, lб-г, l б-я, остальные переключатели остаются в выключенном состоянии. На (r — 1) -м и (s — 1) -м выходах преобразователя 7 кодов устанавливаются сигналы логической «1», а на остальных выходах — сигналы логического «О». Эти сигналы поступают на входы у правления блока 3 приоритетов. Блок 3 приоритетов представляет из себя комбинационную логическую схему, закон функционирования которой описывается следующими переключательными функциями:

gn Xë — I з

gn — 1=-Хл — 2 Л Хл — 1 h b n — 1 з у — з» вЂ” зЛх — IIRI — I Л» — зЛЬ,— з, уз= .Л.» — Л У вЂ” Л» — з Л У вЂ” з Л ", Л

Л Х2/ 02з

Уз=» - 7 зу - Л» -зЛЬ.-зЛ,...,Л

Лхз7»узЛх ЛЗ, ГДЕ XI, Х2,...,Хл 1 — ИНфОРМаЦИОННЫЕ ВХОДНЫЕ сигналы блока 3 приоритетов;

bI. b2, b I — управляющие входные сигналы блока 3 приоритетов;

У1, У2,---, Ул — ВЫХОДНЫЕ СИГНаЛЫ бЛОКа

3 приоритетов.

Закон функционирования блока 3 приоритетов определяется сигналами bI, Ь, ..., b„ I на входах управления. При bI =b2=

=...,=b. 1=1 блок 3 работает как обычный блок приоритетов, т. е. из входных инфорМацИОННЫХ СИГНаЛОВ Х1, Х2, ..., Хл I, раВНЫХ 1, выбирается один с наибольшим приоритетом, например хь, и формируется выходной сигнал уь»1 — — 1, остальные выходные сигналы принимают значение логического «О». При х1=х2=, ...,=х„1=0 формируется сигнал у1=1. Если управляющий сигнал bk=0 (1=1, 2, ..., n — 1), то приоритет формирования выходного сигнала уь приравнивается к приоритету сигнала gk+I т. е. при х»

=хь= одновременно с сигналом у +1= 1 формируется и сигнал у = l. При выбранном режиме формирования тестовых воздействий на входы управления блока 3 приоритетов от блока 8 задания режима поступают сигналы b, I=b, 1, bI =Ü2=, ...,=b.

=b,=,...,= b, 2= b,=, ..., = b„1=0. Блок 3 приоритетов настраивается на режим, при котором образуются три группы выходных сигналов с равными внутри группы приоритетами: у1, у2, ..., у, ..., у, 1 — первая группа; у„у,»1, ..., у, 1 — вторая группа; у„у,» 1, ..., у, — третья группа. В исходном состоянии все разряды регистра 2 установлены в единичное состояние. При этом на выходах с s-ro по и-й блока 3 приоритетов формируются сигналы логической «1», а на остальных выходах — сигналы логического

«О». Сигналы с выходов блока задания режима 8 поступают также на входы элемента

ИЛИ-НЕ 5, на выходе которого формируется сигнал логического «О». Этот сигнал подается на вход управления мультиплексора 11, который при этом подключает выход триггера 10 к информационному входу регистра 7 сдвига. Начало работы устройства задается путем подачи на вход 25 запуска импульса, который устанавливает в единичное состояние триггер 24 в блоке 12 синхронизации. С входа установки в нулевое состояние триггера 21 снимается сигнал логического «О», который ранее удерживал его в нулевом состоянии, и на информационный вход этого триггера подается сигнал логической «1». По переднему фронту тактового импульса генератора 20 триггер 21 переводится в еди нично е состояние. Си гнал логической «1» с выхода триггера 21 разрешает прохождение тактовых импульсов от генератора 20 через элемент И 22 на счетный вход вычитающего счетчика 23 и на входы элементов И 6-1, 6-2 — 6-и и элемента НЕ 4.

Первый тактовый импульс проходит через элементы И б-s, 6-(s+1) — б-п, на входы которых поступают разрешающие сигналы логической «1» с s-го, (s+1)-го, ..., n-го выходов блока 3 приоритетов. Этот тактовый импульс подается на s-й, (s+1)-й, ..., и-H входы синхронизации регистра 7 сдвига и на вход синхронизации триггера 10. Регистр 7 сдвига с узлом 9 свертки по модулю лва образуют генератор псевдослучайных колов.

Первый тактовый импульс по переднему фронту записывает в триггер 10 сигнал обратной связи с выхода узла 9 свертки по модулю два и производит сдвиг кода в разрялах с s-го по и-й регистра 7 сдвига. По заднему фронту тактового импульса уменьшается на единицу содержимое вычитающего счетчика 23 в блоке 12 синхронизации и в регистр 2 записывается код, сформированный сумматорами 1-1, 1-2 — 1- (n — 1) по модулю два. В разряды с первого по (s — 2) -й регистра 2 записывается логическая

«1». а в разряды с (s — 1)-го по (n — 1) -й— логический «О». После этого на выходах с г-го по (s — 1) -й блока 3 приоритетов формируются сигналы логической «1», а на остальных выходах блока — сигналы логического «О». Выходные сигналы блока 3 приоритетов разрешают прохождение второго тактового импульса от блока 12 синхронизации через элементы И б-r, 6-(r+1)—

6- (s — 1) на соответствующие входы синхронизации регистра 7 сдвига. По переднему фронту второго тактового импульса осуществляется сдвиг кода в разрядах с r-го по (s — 1)й регистра 7 сдвига. По заднему фронту этого тактового импульса вновь уменьшается на единицу содержимое вычитающего счетчика 23 в блоке 12 синхронизации и осуществляется запись кода с выходов сумматоров 1-1, 1-2 — 1-(n — 1) по модулю два в регистр 2. В разряды с первого по (r — 2)-й регистра 2 записывается логическая «1», 1 168953 а в разряды с (r — 1)-го по (и — 1)-й логический «О». На выходах с первого по (r — 1)-й блок 3 приоритетов устанавливаются сигналы логической «1», а на остальных выходах — сигналы логического «О». При

5 этом по переднему фронту третьего тактового импульса от блока 12 синхронизации в регистре 7 сдвига производится сдвиг кода в разрядах с первого по (r — 1) -й. По заднему фронту этого тактового импульса уменьшается на единицу содержимое вычитающего счетчика 23 в блоке 12 синхронизации, а во все разряды регистра 2 записывается логическая «1» с выходов сумматоров 1-1, 1-2 — 1-(n — 1) по модулю два. Таким образом за три такта работы (вместоп+1 тактов у из15 вестного устройства) на информационные выходы устройства передается один псевдослучайный код, причем состояния на Р -м,r-м, -м информационных выходах устройства изменяются поочередно. Далее процесс передачи псевдослучайных кодов на информацион- 20 ные выходы устройства повторяется аналоги чным образом. Формирование тестовых воздействий продолжается до тех пор, пока в блоке 12 синхронизации не станет равным нулю содержимое вычитающего счетчика 23.

При этом на его выходе заема формируется импульс, который обнуляет триггер 24. Сигнал логического «О» с выхода этого триггера устанавливает в нулевое состояние триггер 21 сигнал логического «О» с прямого выхода которого запрещает прохождение тактовых импульсов от генератора 20 импульсов через элемент И 22. Сигнал логической «1» с инверсного выхода триггера 24 свидетельствует о том, что устройство закончило формирование заданного числа N тестовых воздействий. При тестировании комбинационных цифровых узлов, все входы которых являются независимыми, в блоке 8 задания режима переключатели 6-1, 16-2 — 16-п выключаются. На всех выходах блока 8 задания режима устанавливаются сигналы логического «О». При этом на выходе элемента

ИЛИ-НЕ 5 формируется сигнал логической

«1», который поступает на вход управления мультиплексора 11. Мультиплексор 11 подключает выход узла 9 свертки по модулю два к информационному входу регистра 7 сдвига. При работе устройства в этом режиме на всех выходах блока 3 приоритетов формируются сигналы логической «1». которые разрешают сдвиг кода одновременно во всех разрядах регистра 7 сдвига. Регистр

7 сдвига с узлом 9 свертки по модулю два функционирует в этом случае как обычный генератор псевдослучайных кодов.

1168953

Составитель В. Богданов

Реда кто р P. Ци цика Техред И. Верес Корректор Л. Бескид

Заказ 4615/43 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4