Логический элемент

 

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, со-, держащий транзистор первого типа проводимости с инжекционным питанием, эмиттер которого подключен к общей шине, коллектор - к выходу элемента и к коллектору транзистора второго типа проводимости, эмиттер которого подключен к шине питания, отличающийся тем, что, с целью уменьшения потребляемой мощности и увеличения быстродействия , введен диод Шоттки, анод которого подключен к базе транзистора первого типа проводимости, а катод - ко входу элемента и через резистор - к базе транзистора второго типа проводимости.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 К 19/091 СЕСО@Щ д

13, „ " ц

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

865;„g1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3701378/24-21 (22) 16.02.84 (46) 15.08.85. Бюл. № 30 (72) С. В. Касаткин, И. И. Лавров, В. И. Громов и П. В. Ястребов (53) 621.375 (088.8) (56) Патент Великобритании № 2015840, кл. Н 03 К 19/08, 1979.

Авторское свидетельство СССР № 557438, кл. Н 01 1 29/70, 1976. (54) (57) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, со- . держащий транзистор первого типа провоÄÄSUÄÄ 1173551 А димости с инжекционным питанием, эмиттер которого подключен к общей шине, коллектор — к выходу элемента и к коллектору транзистора второго типа проводимости, эмиттер которого подключен к шине питания, отличающийся тем, что, с целью уменьшения потребляемой мощности и увеличения быстродействия, введен диод Шоттки, анод которого подключен к базе транзистора первого типа проводимости, а катод — ко входу элемента и через резистор — к базе транзистора второго типа проводимости.!

1

Изобретение относится к импульсной технике и может быть использовано в цифровых интегральных схемах.

Цель изобретения — уменьшение потребляемой мощности и увеличение быстродействия.

На фиг. 1 приведена электрическая принципиальная схема логического элемента; на фиг. 2 — пример токологической схемы логического элемента; на фиг. 3 — разрез

А-А на фиг . 2.

Логический элемент (фиг. 1) содержит транзистор 1 первого типа проводимости с инжекционным питанием в виде источника 2 тока, подключенного к базе транзистора 1, эмиттер транзистора 1 подключен к общей шине, коллектор — к выходу элемента 3 и к коллектору транзистора 4 второго типа проводимости, эмиттер которого подключен к шине питания 5, а база подключена через резистор 6 к входу элемента 7, база транзистора 1 — к аноду диода

Шоттки 8, катод которого подключен к входу элемента 7.

Полупроводниковая структура предлагаемого элемента может быть создана по любому технологическому процессу, позволяющему создавать комплементарные биполярные транзисторы.

Транзистор 1 и источник 2 тока выполняются в виде И Л-вентиля 9, а транзистор 4, резистор 6 и диод Шоттки 8 выполняются в виде функционально-интегрированного элемента 10. Структура создается следующи м образом (фи г. 3) .

На р-подложке 11 выращивается и -эпитаксиальный слой 12 область и-типа с созданием n+ скрытых слоев 13, после этого создаются разделительные диффузионные области р+-типа 14 и диффузионные области р-типа 15, а затем диффузионные области п+ -типа 16.

Для функционально-интегрированногр элемента 10 выход 17 является эмиттером транзистора 4, вывод 18 — - коллектором транзистора 4, вытянутая и зауженная область и -типа 12 реализует резистор 6, первым своим выводом интегрально соединенный с базой транзистора 4, а вторым выводом является вывод 19, который одновременно является входом элемента 7; метал лический контакт 20 и п -эпитаксиальный слой 12 реализуют диод Шоттки 8, катодом которого является вывод 19, а анодом контакт 20. Для И -Л-вентиля 9 вывод 21 является инжектором (эквивалентный источник 2 тока), вывод 22 — базой транзистора 1, вывод 23 — коллектором транзистора !.

73551

4D

2

Таким образом, предлагаемый элемент, выполненный в виде И Л-вентиля 9 и функционально-интегрированного элемента 10 занимает площадь на кристалле, эквивалентную площади 2" — 3" стандартных И Лвентилей.

Логический элемент работает следующим образом.

Если на входе элемента 7 присутствует сигнал логической «1» (управляющий этим входом инжекционный транзистор предыдущего каскада закрыт), то ток источника 2 поступает в базу транзистора 1, который находится в режиме насыщения, на выходе элемента 3 присутствует сигнал низкого уровня (=0,1В), т. е. логический «О». Ток базы транзистора 4 в этом случае определяется коллекторным током утечки управляющего входом элемента 7 транзистора и обратным током диода Шоттки 8, которые очень малы, поэтому базовый ток транзистора 4 достаточно мал, что соответствует закрытому состоянию транзистора 4. В этом состоянии логический элемент потребляет ток, равный току источника 2.

При подаче на вход элемента 7 сигнала логического «О» (управляющий этим входом транзистор предыдущего каскада насыщен) ток источника 2 ответвляется из базы транзистора 1 в коллектор управляющего транзистора. Транзистор 1 запирается. Одновременно с этим возникает ток через резистор 6, что вызывает отпирание транзистора 4, коллекторный ток которого осуществляет форсированный перезаряд суммарной нагрузочной емкости на выходе элемента 3.

Когда перезаряд емкости заканчивается, на выходе элемента 3 устанавливается сигнал, соответствующий логической «1», равный (U„. LJ»), (1-1хэ — напряжение

«коллектор — эмиттер» транзистора 4 в режиме насыщения). В этом состоянии элемент потребляет добавочный ток, ограниченный резистором 6 и поэтому не зависящий от коэффициентов усиления транзисторов.

Таким образом, средний потребляемый ток предлагаемого логического элемента (полусумма токов потребляемых в состояниях логического «О» и логической «1») равен току источника 2 и половине тока резистора 6 в состоянии логической «1» на выходе элемента 3, т. е. половине тока базы транзистора 4 в это состоянии. Задержка переключения предлагаемого элемента определяется временем переключения транзистора 1.

1173551

А-А

1У 80

ЛЯ ЛЯ Я1

17 18

11 1Я 1У

18 18

Редактор Н. Шв ыд кая

Заказ 5078/55

Составитель A. Янов

Техред И. Верес Корректор М. Самборская

Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП сПатеит», г. Ужгород, ул. Проектная, 4