Делитель частоты следования импульсов с переменным коэффициентом деления

 

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий триггер, два счетчика импульсов, три элемента ИЛИ и четыре элемента И, первый вход рервого из которых соединен с входной шиной, отличающийся тем, что, с целью расширения функциональных возможностей путем одновременного обеспечения возможности получения нескольких коэффициентов деления и формирования пачек импульсов с заданными параметрами, в него введены три элемента задержки, группа выходных шин, группа из Р элементов ИЛИ, шина начальной установки, шина управления и первый и второй элементы постоянной памяти на Q Р-разрядных ячеек каждый, адресные входы каждого из которых соединены с соответствующими разрядными выходами соответственно первого и второго счетчиков импульсов, выходы - соответственно с первым и вторым входами соответствующих элементов из группы элементов ИЛИ, выходы которой соединены с группой выходных шин, при этом входная шина соединена с первым входом второго элемента И и через первый элемент задержки - с входами считывания первого и второго элементов постоянной памяти, старшие разряды которых соединены с первыми входами соответственно третьего и четвертого элементов И, вторые входы которых соединены с шиной управления, выходы - через соответственно второй и третий элементы задержки с первыми входами соответственно первого и второго элементов ИЛИ и непосредственно соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого соединен со счетным сл входом т)иггера, прямой и инверсный выходы которого соединены с вторыми входами соответственно первого и второго элементов И, выходы которых соединены со счетными входами соответственно первого и второго счетчиков импульсов, установочные входы которых соединены с выходами соответственно первого и второго элементов ИЛИ, вторые 00 00 00 00 входы которых соединены с установочным входом триггера и с шиной начальной установки . а

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д) 4 Н 03 К 23 66

М(р(.

t 6 / цд 1/

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К .А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3733718/24-21 (22) 23.03.84 (46) 30.10.85. Бюл. № 40 (72) Н. И. Лукинов (53) 621.374.4 (088.8) (56) Авторское свидетельство СССР № 875642, кл. Н 03 К 23/02, 19.02.80.

Авторское свидетельство СССР № 801254, кл., Н 03 К 23/00, 10.01.79. (54) (57) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ПЕРЕМЕННЫМ

КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий триггер, два счетчика импульсов, три элемента ИЛИ и четыре элемента И, первый вход первого из которых соединен с входной шиной, отличающийся тем, что, с целью расширения функциональных возможностей путем одновременного обеспечения возможности получения нескольких коэффициентов деления и формирования пачек импульсов с заданными параметрами, в него введены три элемента задержки, группа выходных шин, группа из P элементов ИЛИ, шина начальной установки, шина управления и первый и второй элементы постоянной памяти на (1 P-разрядных ячеек каждый, адресные входы каждого из которых соединены с соответствующими разрядными выходами соответственно первого,.SU„„1188886 А и второго счетчиков импульсов, выходы— соответственно с первым и вторым входами соответствующих элементов из группы элементов ИЛИ, выходы которой соединены с группой выходных шин, при этом входная шина соединена с первым входом второго элемента И и через первый элемент задержки — с входами считывания первого и второго элементов постоянной памяти, старшие разряды которых соединены с первыми входами соответственно третьего и четвертого элементов И, вторые входы которых соединены с шиной управления, выходы — через соответственно второй и третий элементы задержки с первыми входами соответственно первого и второго элементов

ИЛИ и непосредственно соответственно с пер- а вым и вторым входами третьего элемента

ИЛИ, выход которого соединен со счетным уу входом триггера, прямой и инверсный вы- %ФУ ходы которого соединены с вторыми входами соответственно первого и второго элементов

И, выходы которых соединены со счетными входами соответственно первого и второго счетчиков импульсов, установочные входы которых соединены с выходами соответственно первого и второго элементов ИЛИ, вторые входы которых соединены с установочным 00 входом триггера и с шиной начальной ус- (,0 тановки. 00

1188886

Изобретение относится к импульсной технике и может быть использовано в системах синхронизации приемо-передающей аппаратуры и в устройствах дискретной автоматики.

Цель изобретения — расширение функциональных возможностей путем одновременного обеспечения возможности получения нескольких коэффициентов деления и формирования пачек импульсов с заданными параметрами.

На фиг. 1 представлена электрическая структурная схема делителя частоты следования импульсов с переменным коэффициентом деления; на фиг. 2 — таблицы, иллюстрирующие программирование элементов постоянной памяти.

Делитель частоты следования импульсов содержит первый и второй счетчики импульсов 1 и 2, четыре элемента 3 — 6 И, три элемента 7 — 9 ИЛИ, триггер 10, два элемента 11 и 12 постоянной памяти, три элемента 13 — 15 задержки и группу 16 элементов ИЛИ, выходы которой соединены с группой 17 выходных шин, вторая шина 18 соединена с первыми входами первого и второго элементов 3 и 4 И и через первый элемент 13 задержки с входами считывания первого и второго элементов 11 и 12 постоянной памяти, старшие разряды которых соединены с первыми входами соответственно третьего и четвертого элементов 5, 6

И, вторые входы которых соединены с шиной

19 управления, выходы — через соответственно второй и третий элементы 14 и 15 задержки с первыми входами соответственно первого и второго элементов 7 и 8 ИЛИ и непосредственно соответственно с первым и вторым входами третьего элемента 9 ИЛИ, выход которого соединен со счетным входом триггера 10, прямой и инверсный выходы которого соединены с вторыми входами соответственно первого и второго элементов

3 и 4 И, выходы которых соединены со счетными входами соответственно первого и второго счетчиков 1 и 2 импульсов, установочные соединены с выходами соответственно первого и второго элементов 7 и 8

ИЛИ, вторые входы которых соединены с установочным входом триггера 10 и с шиной

20 начальной установки, адресные входы первого и второго элементов 11 и 12 памяти соединены с соответствующими разрядными выходами соответственно первого и второго счетчиков 1 и 2 импульсов, выходы — соответственно с первым и вторым входами соответствующих элементов из группы 16 элементов ИЛИ.

Устройство работает следующим образом.

Перед началом работы в .старшие разряды элементов 11 и 12 необходимо записать единичные значения информации в те ячейки, номера которых М определяют коэффициент деления частоты. Для простоты рассмотрим случай, когда элементы 11 и 12

55 имеют Q = 16 ячеек íà P = 7 разрядов каждаяя.

Устройство может работать.в двух режимахх.

Первый режим — для случая, когда коэффициент деления М является произвольным числом, не кратным числу степени

2, например 3, 5, 7, 11, 12, 13, 15 и т. д., он устанавливается подачей на шину 19 сигнала «1».

Второй режим — для случая, когда коэффициент деления М является числом, кратным числам степени 2, например 2, 4, 8, 16 и т. д. Этот режим устанавливается подачей на шину 19 сигнала «О».

Рассмотрим работу устройства для первого режима. Пусть М = 12, т. е. в старшие разряды элементов 11, 12 постоянной памяти в ячейках с номером 12 записаны единицы информации (фиг. 2, табл. 1).

Перед началом работы на шину 20 устройства поступает импульс, устанавливающий счетчики 1 и 2 в исходное состояние и триггер 10 в такое состояние, когда на второй вход элемента 3 поступает сигнал

«1», а на второй вход элемента 4 — сигнал

«О».

С выхода элемента 13 задержанные на время переходных процессов в счетчиках 1 и 2 входные импульсы поступают на входы считывания элементов 11 и 12. Импульсы входной частоты с выхода элемента 3 поступают на счетный вход счетчика 1, разрядные выходы которого определяют номер ячейки элемента 11, из которой в момент прихода задержанного импульса производится считывание информации. Так как в данном примере единичная информация записана в старшем разряде ячейки номер 12, то на выходах элемента 11 сигнал появится в момент появления на входе считывания элемента 11 двенадцатого по счету от начала работы задержанного импульса входной частоты. Импульс с выхода стершего разряда элемента 11 через элементы 5 и 9 поступает на счетный вход триггера 10 и меняет его состояние так, что на вход элемента 3 будет поступать сигнал «О», а на вход элемента 4 — «1 ». Импульс с выхода старшего разряда элемента 11 через соответствуюший элемент группы !6 элементов

ИЛИ поступает также на шину группы 17, а через элементы 14 и 7 — на установочный вход счетчика 1 и переводит его в исходное состояние.

После изменения состояния триггера 10 входные импульсы через элемент 4 поступают на счетный вход счетчика 2, разрядные выходы которого определяют номер ячейки элемента 12, из которой в момент прихода задержанного импульса производится считывание информации. Аналогично на выходах элемента 12 сигнал появится в момент появления на входе считывания элемента !2 двенадцатого по счету от мо1188886

Фиг. мента изменения состояния триггера 10 задержанного импульса входной частоты. Импульс с выхода старшего разряда элемента 12 через элементы 6 и 9 поступает на счетный вход триггера 10, переводя его в первоначальное состояние. Импульс с выхода стершего разряда элемента 12 через соответствующий элемент группы 16 элементов ИЛИ поступает также на шину группы 17, а через элемент 15 и элемент 8 на установочный вход счетчика 2 и переводит его в исходное состояние. Далее процесс деления повторяется аналогично.

Работа устройства во втором режиме происходит аналогично первому за исключением того, что в работе участвует только элемент 3, счетчик 1, элемент 11 и группа 16 элементов ИЛИ. Остальные элементы отключаются подачей на шину 19 сигнала «О».

Расширение функциональных возможностей устройства можно пояснить тем, что в нем наряду с основным коэффициентом деления одновременно может быть реализован ряд других коэффициентов деления, кратных основному. В первом режиме работы, например, одновременно с коэффициентом деления М = 12 могут быть установлены коэффициенты деления, соответствующие числам простых делителей основного коэффициента — M> = 2, М = 3, Мз = 4, М4 = 6, путем записи единиц в остальные разряды ячеек памяти элементов 11 и 12 (фиг. 2, табл. 1, 2). Во втором режиме рабс ты, например, одновременно с коэффициентом деления М = 16 могут быть установлены коэффициенты деления Mi = 2, М = 4, Мз = 8 путем записи единичных состояний в остальные разряды ячеек памяти элемента 1! (фиг. 2, табл. 2).

Кроме того, одновременно с формироваt5 нием регулярной частоты с требуемым коэффициентом деления в устройстве могут быть сформированы синхросигналы в виде пакетов импульсов с производной расстановкой по времени, причем без изменения состава аппаратуры, а изменением информации в элементах постоянной памяти путем ее перепрограммирования (см., например, фиг. 2, табл. 1 и 2, разряды 4, 5, 6).

1188886

Таблица I.

Таблица 2.

Фиг. Z

Составитель А. Соколов

Техред И. Верес Корректор А. Зимокосов

Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4

Редактор О. Колесникова

Заказ 6755/58