Преобразователь двоичного кода в двоично-десятичный

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

К) Ю

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3451602/18-24 (22) 17.03.82 (46) 15.01.86. Бюл. И 2 (72) И.А.Белоусов (53) 681,325 (088.8) (56) 1, Авторское свидетельство СССР й" 691844, кл. G 06 F 5/00, 1979.

2. Шамрай Б.В. Проектирование аналого-цифровых систем на интегральных схемах. Машиностроение, 1976, с.143-149, рис.81 (прототип). (54) (57) 1. ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ, содержащий К сумматоров декад, где

К вЂ” число десятичных разрядов и К блоков десятичной коррекции, входы которых соединены с разрядными выходами соответствующих сумматоров декад, выходы переноса i -го (1 = 1К-1) сумматора декады соединены с группой входов переноса (+1) -го сумматора декад, первая группа информационных входов которого соединена с первой группой разрядных вхо" дов преобразователя, первая группа выходов которого соединена с выхода;ми блоков десятичной коррекции, вторая группа выходов преобразователя соединена с выходами младших разрядов всех сумматоров декад, кроме первого, выход младшего разряда преобразователя соединен с входом младшего разряда преобразователя, выход переноса < -ro блока, десятичной коррекции соединен с входом переноса (i+1) -ro сумматора декады, выход переноса К-го блока десятичной коррекции и группа выходов переноса -ro сумматора декады являются третьей

„„Я0„„1205137 А П 4 С 06 F 5 00 группой выходов преобразователя, вторые группы входов всех сумматоров декад, кроме трех первых, соединены в соответствии с весами с разрядными входами преобразователя, о т л и— ч а ю шийся тем, что, с целью упрощения преобразователя, он содержит многовходовой сумматор, выходы которого в соответствии с их весами соединены с вторыми группами входов первого, второго и третьего суммато- ров декады, первая группа входов многовходового сумматора, имеющая вес 16, соединена соответственно с входами (4(E + 1) + 11 -х разрядов и преобразователя, где Г = О-— а и — число двоичных разрядов преобразователя, вторая группа входов многовходового сумматора, имеющая вес 24, соединена соответственно с входами (7+46) -х разрядов преобразователя, третья группа входов многовходового сумматора, имеющая вес 48, соединена с входами (8+41) -х разрядов преобразователя, четвертая и пятая группы входов многовходового сумматора, имеющие веса

12 и 112, соответственно соединены с входами (6+40) -х разрядов преобразователя.

2. Преобразователь по п. 1, о т л и ч а ю шийся тем, что в нем блок десятичной коррекции содержит четыре элемента HF. и десять элементов И-НЕ, причем вход первого раэряда блока десятичной коррекции соединен с первыми входами первого, второго и третьего элементов И-HF и через первый элемент НЕ соединен с первыми входами четвертого и пятого элементов -HE вторые входы которых соединены с входом третьего разряда блока десятичной коррекции, с первым входом шестого элемента И-НЕ. и вторым входом третьего элемента И НЕ, а через второй элемент НЕ соединен с вторым входом первого элемента И-НЕ и первым входом седьмого элемента И-НЕ, второй вход которого соединен с входом второго разряда блока десятичной коррекции, с вторыми входами второго и шестого элементов И-НЕ и с третьим входом четвертого элемента И-НЕ,а через тре- тий элемент НЕ соединен с третьим

I.1205137 входом пятого элемента И-НЕ, выход которого через четвертый элемент НЕ соединен с выходом третьего разряда блока десятичной коррекции, вы,ходы первого и второго разрядов которого, а также выход переноса блока десятичной коррекции соединены соответственно с выходами восьмого, девятого и десятого элементов И-НЕ, первые входы которых соединены соответственно с выходами четвертого, второго и третьего элементов И-НЕ, вторые входы восьмого, девятого и десятого элементов И-НЕ соединены соответственно с выходами первого, седьмого и шестого элементов

И вЂ” HE.

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении устройств преобразования информации.

Известен преобразователь двоичного кода в двоично-десятичный, содержащий ярусы сумматоров по модулю 1О, выходы сумматоров каждого яруса соединены с входами сумматоров соседнего старшего яруса, а входы суммато- 10 ров по модулю 10 младшего яруса сое1 динены с шинами входного кода (1$, Недостаток этого преобразователя состоит в большом объеме оборудования и низком быстродействии. !5

Наиболее близким техническим решением к предлагаемому является преобразователь двоичного кода в двоично-десятичный, содержащий сумматоры декад, первые входы многоразряд- 2О ных сумматоров соединены с входами разрядов двоичного кода, блоки десятичной коррекции, входы которых соединены с выходами сумматоров декад, имеющих веса двоично-десятичных эквивалентов, вторые входы сумматоров декад соединены с выходами переносов многоразрядного сумматора и с выходом переноса блока десятичной коррекции соседней младшей декады (2J, З

Недостатками указанного преобразователя являются относительно больа шой объем необходимой аппаратуры и относительно низкое быстродействие.

Цель изобретения — упрощение преобразователя.

Поставленная цель достигается тем, что преобразователь двоичноzo кода в двоично-десятичный, содержащий К сумматоров декад, где К— число десятичных разрядов и К блоков десятичной коррекции, входы ко- ° торых соединены с разрядными выходами соответствующих сумматоров декад, выходы переноса j -го(» = 1 — К-1) сумматора декады соединены с группой входов переноса (l +1) -го сумматора декад, первая группа информационных входов которого соединена с первой группой разрядных входов преобразователя, первая группа выходов которого соединена с выходами блоков десятичной коррекции, вторая группа выходов преобразователя соединена с выходами младших разрядов всех сумматоров декад, кроме первого, выход младшего разряда преобразователя соединен с входом младшего разряда преобразователя, выход переноса > -го блока десятичной коррекции соединен с входом переноса (+1) -го сумматора декады, выход переноса К-го блока десятичной коррекции и группа выходов переноса

12051 17

К-го сумматора декады являются третьей группой выходов . преобразо-вателя, вторые группы входов всех сумматоров декад, кроме трех первых, соединены в соответствии с весами с разрядными входами преобразователя, содержит многовходовой сумматор, выходы которого в соответствии с их весами соединены с вторыми группами входов первого, второго и третьего сумматоров декады, первая группа входов многовходового сумматора, имеющая вес 16, соединена соответственно с входами (4(E +1) +1) -х разрядов преобразователя, где и — 0 — —, а и — число двоичных

4 разрядов преобразователя, вторая группа входов многовходового сумматора, имеющая вес 24, соединена соответственно с входами (7+40) -х разрядов преобразователя, третья группа входов многовходового сумматора, имеющая вес 48, соединена с входами (8+41) -х разрядов преобразователя, четвертая и пятая группы входов многовходового сумматора, имеющие веса 12 и 112, соответственно сое. динены с входами (6+4 ) -х разрядов преобразователя.

Кроме того, в преобразователе блок десятичной коррекции содержит четыре элемента НЕ и десять элементов И-НЕ, причем вход первого разряда блока десятичной коррекции соединен с первыми входами перво.го, второго и третьего элементов И-НЕ и через первый элемент НЕ соединен с первыми входами четвертого и пятого элементов И-HE вторые входы

;которых соединены с входом третьего ,.разряда блока десятичной коррекции, с первым входом шестого элемента

И-НЕ и вторым входом третьего элемента И-НЕ, а через второй элемент НЕ соединен с вторым входом первого элемента И-НЕ и первым входом седь— мого элемента И-НЕ, второй вход которого соединен с входом второго разряда блока десятичной коррекции, с вторыми входами второго и шестого элементов И-НЕ и с третьим входом четвертого элемента И-НЕ, а . через третий .элемент НЕ соединен с третьим входом пятого элемента И-НЕ, выход которого через четвертый элемент НЕ соединен с выходом третьего разряда блока десятичной коррекции, выходы первого и второго разрядов которого, а также выход переноса блока десятичной коррекции соединены соответственно с выходами восьмого, девятого и десятого элементов И-НЕ, первые входы которых соединены соответственно с выходами четвертого, второго и третьего элементов И-НЕ, вторые входы восьмого, девятого и десятого элементов И-НЕ сое10 имеют общие веса двоично-десятичных

4О эквивалентов одновременно в декадах единиц и десятков при 1 = 4+10(К-!) а также единиц, десятков и сотен при 1 = 7+10 (K-1) . Выходы многовходового сумматора 1, имеющие веса

55 двоично-десятичных эквивалентов декад единиц, десятков и сотен первой триады 4 декад, соединены с первыми входами сумматоров декад единиц, десятков и сотен 2. Входы разрядов двоичного кода, не имеющие общих двоично-десятичных эквивалентов, а также имеющие остаточные веса двончно-десятичных эквивалентов, за вычетом тех весов, которые поступают на входы многовходового сумматора, соединены с вторыми входами сумматоров 2 декад единиц, десятков и сотен К-й триады 4 декад. Выходы сумдинены соответственно с выходами первого, седьмого и шестого элементов И-НЕ.

На фиг. 1 изображена структурная схема преобразователя; на фиг.2 и 3 — функциональная схема преобразователя 17-разрядного двоичного кода в лвоично-десятичный; на фиr. .4 — функциональная схема блока десятичной коррекции.

Предлагаемый преобразователь построен на основании разбиения десятичных эквивалентов И -разрядного двоичного кода на триады декад (табл. 1) .

Декады состоят из 2 — 2 разрядов, где 1 = 10(K-1) для декад единиц; 1 = 4+10(K-1) для декад десятков, 1 = 7+10(1:-1) для декад сотен К-й триады декад.

Преобразователь содержит многовходовой сумматор 1, сумматоры 2 декад, блоки 3 десятичной коррекции, триады 4 декад, выходы 5.

35 Входы многовходового сумматора 1 первой триады декад соединены с входами разрядов двоичного кода из группы разрядов 2 — 2, которые и-1

S 120513 маторов 2 декад, имеющие веса двоично-десятичных эквивалентов, кроме веса 1, соединены с соответствующими входами блоков 3 десятичной коррекции которые реализуют логические функциИ о Х Х Ф Х2Х Хз 1 Ь =ХуХ4+Х4Хз j б =Х х Х Р1о=Х Хз Ха r где S — выходы двоично-десятичного 1Î кода;

P — - перенос в старшую декаду; индексы у символов соответствуют весовым коэффициентом двоично-десятичного кода, 15

Выходы переносов сумматора ? декады, а также выход переноса блока десятичной коррекции каждой декады соединены с соответствующими входами сумматора соседней старшей декады.

Вход разряда 20, который в преобразовании не участвует, а также выходы блоков десятичной коррекции являются выходами 5 преобразователя.

В качестве примера представле25 на функциональная схема преобразователя . 17-разрядного двоичного кода в двоично-десятичный (фиг.2 и 3).

В данном случае 17-разрядный двоичный код имеет первую триаду декад полную и вторую триаду декад неполную.

Все многоразрядные сумматоры содержат одноразрядные сумматоры 6 и полусумматоры 7, Многоразрядные сум- з маторы первых четырех декад содержат, кроме того, элементы ИЛИ 8. В поле одноразрядных сумматоров 6 и полусумматоров 7 указан вес соответствующих сигналов, а у входов— 40 двоичные разряды входных шин и вес сигналов переносов, В табл.1 показано распределение

7 Ь десятков. Одноразрядный сумматор 6 с весом 48 образует одновременно четвертый разряд декады единиц и третий разряд декады десятков. Одноразрядный сумматор 6 и полусумматор 7 с весом 16 образуют одновременно второй и третий разряды декады. единиц и первый разряд декады десятков.

Выходы переносов многовходового сумматора 1 с весами 2,4 и 8 соединены с соответствующими входами сумматора декады единиц 2, с весами 10, 20, 40 и 80 — с входами сумматора декады десятков 2, с весами 100 и

200 — с входами сумматора декады сотен 2.

Одноразрядные сумматоры 6 и полусумматоры 7 многоразрядных сумматоров декад единиц и десятков образуют 5 разрядов, где выходы переносов первых трех одноразрядных сумматоров 6 с весом 8 (4-й разряд) соединены с входами одноразрядных сумматоров 6 с весом 16. Выход суммы одноразрядного сумматора с весом 16 соединен с входами одноразрядных сумматоров 6 с весами 2 и 4, а также с одним иэ входов одноразрядного сумматора 6 с весом 10 соседней старшей декады, а выход переноса соединен с входом одноразрядного сумматора 6 с весом 2, а также с одним из входов одноразрядных .сумматоров

6 с весам 10 и 20 соседней старшей декады.

Блок десятичной коррекции (фиг.4) реализован на элементах НЕ9 и элементах И-HE 10,ðåàëèçóþùèõ уравнения

5 =х x8 хдхз 5 = хорхах х р Бз- " ц р

Р, =Х Х ХаХа весов двоично-десятичных эквивалентов по входам многовходового сумма-. тора 1 и сумматоров 2 декад, а также по двум триадам декад.

Многовходовый сумматор 1 содержит следующие элементы. Одноразрядные сумматоры 6 с весами 112 и 12 образуют одновременно второй разряд декады единиц и первый разряд декады десятков, одноразрядный сумматор 6 с весом 112, кроме того, образует первый разряд декады сотен. Одноразрядные сумматоры 6 с весом 24 о6разуют одновременно третий разряд декады единиц и второй разряд декады

Реализация предлагаемого преобра45 зователя может иметь несколько вариантов построения в зависимости от наиболее рационального разложения весов разрядного эквивалента. Так, в табл.1 приведены два варианта разложения эквивалента 17 разряда, один иэ которых (второй) реализован в примере (фиг.2 и 3).

Предлагаемый принцип может быть расширен за счет введения многовходовых сумматоров не только в первую, 4 но и в остальные триады декад, Эффективное построение соответствующих преобразователей может

7 12051 быть реализовано на основе разложения эквивалентов, представленного в табл.2.

Предлагаемый преобразователь двоичного кода в двоично-десятичный по сравнению с известным имеет меньший объем оборудования на 10Х и повышение быстродействия на 20Х за счет

Таблица 1 по входам

P д г

16

l2

64

128

128

256

40 200

512

112

400

103

1024

2 10

4.10

2048

4096

80

8 10

ll2

8192

80 100+200 2 10 +4 10 10

40 200+400 2 ° 10 10 + 2 10

16384

32768

128

400

112+24

65536

100+400 10 +4 10 2 10 + 4 . 10

20

65536

Таблица распределения весов многоразрядных сумматоров

37 8 объединения разрядов декад единиц и десятков, а также единиц, десятков и сотен К-й триады декад, при введении дополнительного многоразрядного сумматора К-й триады, одноразрядных сумматоров и полусумматоров, образующих пятый разряд многоразрядных сумматоров декад.

10 + 4 10 2 10 + 4 10

1205137 и ф ао

1205137

ll

"сч

1Ы ю+ о о

+ о н

v ° о о

° ° + о

N о о

Сч ч

Ю. нн

СЧ ) ф

+ СЧ

СЧ +

Ь х сч ф н

3 о

N N х х

3. о 8 ЮЮ 8 о о

CO о о о о о о

СЧ ° °

N о + о

Ю O

+ о о о

СЧ ю о о

СЧ СЧ о Ю о о со о о

Ф и $ CO. 5 х

1 СЧ .э он

:=с. v

mR

О СЧ

I !

«Ч

V СЧ э н а о

СЧ

° °

СЧ й! и1 х г 1

СЧ н

A 1

IL — — — l х! а

«!

I 1! хо хХ СЧ

II о о о о

+ + 8 3 о о. о о ь

3 +

8 о

Ю

CO о о о о о о

СЧ

Ю ,о

1

>Х СЧ ее.а I

А х

СЧ

Ю N

D о о о о о

СЧ + W Ф + 1

D о

СЧ СЧ

СЧ х не»»

1 СЧ о н о о

N Сч ЧС CI »O .N СЧ СЧ

° ° ф °

e N

° е ф °

«

1. ь

«1

Э е

1 е N

I к о к о

Я 1 о н

И х ф СЧ у5 l А

1 Vl СЧ < Ф Л Ф Ф t Э Щ C»»Ъ 0 ! О Е О СЧ В В Ф Л С! Й Г Л сч .»сс О Ю е л с». «сч .ф Фл

С! 1

C1I а о

Се о

О 1

О

Х

1 сС о

C4 I

1 !

6.

ЕЛ(1 о к

1 - 1 N

1611 643.

I ь

1 1 е»

СЧ ! »»1 CI e

Л Ф В Î СЧ Е Е»CI а Л а В ю ю ю СЧ СЧ N N N СЧ СЧ N N N

Д 3 л и 3 ЮФ Ф 4

Ю ОЮЛ СЧ a el Ч! СЧ W ф Л ф В

СЧ < CO О e C OO М

° »Ъ»О Се ЧЪ С 1

N С!

1205137

) ?.05137 сериа 2

1?05137

Составитель М.Аршавский

Редактор Е.Копча Техред М.чародей

Корректор А.Зимокосов

Заказ 8536/51 Тираж 709

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д.4/5

Подписное

Филиал ППП "Патент", r.Óæãoðoä, ул.Проектная, 4